# الدوائر المنطقية

نظری ... عملی

(مع شرح لما يزيد على ١٥٠ شريحة إلكترونية)

أ.د. محمد ابراهيم العدوى

قسم الإلكترونيات والاتصالات والحاسبات - كلية الهندسة بحلوان - جامعة حلوان

الإهداء

إلى كل من يحترم لغته ويعتز بها !!!

# رجاء من كل قراء هذا الكتاب

الكتاب متاح لجميع القراء دون أى تكلفة وللاستفادة منه على أى وجه. فرجاء إذا رأيت عزيزى القارىء أنك قد استفدت منه فلا أطلب منك سوى الدعاء لمؤلفه إن كنت غير قادر ماديا، أما القارىء القادر ماديا فأطلب منه التبرع بما يستطيع لأى جهة خيرية يريد، وليكن على سبيل المثال مستشفى سرطان الأطفال ٥٧٣٥٧ بالقاهرة، أو مستشفى الكبد بالمنصورة، أو مستشفى القلب (مجدى يعقوب) بأسوان، أو هيئة مصر الخير، أو صندوق تحيا مصر، مع نية ثواب التبرع للمتبرع وللمؤلف.

المؤلف أ.د.محمد ابراهيم العدوى 98eladawy@gmail.com

# عرض الكتاب

لا شك أننا نعيش الآن في عالم من الرقميات ابتداء من لعب الأطفال البسيطة وانتهاء بنظم التراسل مع الأقمار الصناعية والتليفونات المحمولة، فكلها تتعامل من خلال الإشارات الرقمية. من السهل جدا أن نتعامل مع مثل هذه الإشارات إذا تعلمنا أساسيات علم الإلكترونيات الرقمية بأسلوب سهل وبسيط على القارىء العربي.

لقد أصبح التعامل مع الإلكترونيات هذه الأيام من الأمور السهلة والبسيطة حتى على الهاوى غير المتخصص. يرجع ذلك إلى أن التعامل مع الإلكترونيات الآن أصبح على مستوى الأنظمة. فأنت الآن تستطيع شراء شريحة إلكترونية بقروش قليلة تحتوى مكبر إشارة كامل وكل ما عليك هو قراءة دليل هذه الشريحة لتعرف أين تضع إشارة الدخل، ومن أين ستأخذ الخرج، وأين ستضع مصدر القدرة للشريحة. وهكذا ستجد هناك في سوق الإلكترونيات شريحة أو أكثر تستطيع بها بناء أي مشروع يخطر ببالك مهما كانت درجة تعقيده.

نحن هنا نقدم هذا الكتاب كخطوة أولى لتحقيق هذا الهدف، هدف أن يستطيع أى قارىء سواء كان من طلاب المراحل الأولى من كليات الهندسة أو من الهواة بناء أى دائرة يفكر فيها وذلك بأسلوب سهل وبسيط وبعيد عن التعقيد. من أجل ذلك راعينا أن نعرض الخلفية النظرية لموضوعات الإلكترونيات الرقمية المهمة، ثم عرضنا بالشرح المبسط الكثير من الشرائح الموجودة فى السوق والتى تؤدى هذا الغرض من حيث الرسم الطرفى والوظيفى لكل شريحة. ربما تحتوى المكتبة العربية على بعض الكتب فى هذا المجال والتى أغلبها من الكتب المترجمة، ولكن معظم هذه الكتب تمتم فقط بالناحية النظرية ونادرا ما تتعرض بالشرح لبعض الشرائح الذى يغنى القارىء عن الجرى وراء جمع كتالوجات هذه الشرائح، وهذا ما حاولنا تحقيقه هنا من خلال الشرح الكافى لما يزيد على ١٥٠ شريحة إلكترونية فى الموضوعات المختلفة. فكما أن هذا الكتاب صمم ليكون كتابا دراسيا للسنوات الأولى من كليات الهندسة، ومناسبا أيضا لهواة الإلكترونيات، ولأنه يعتبر أيضا كتالوجا أو مرجعا فى الكثير من شرائح الإلكترونيات الرقمية. ولقد تم عمل جدول يضم أرقام هذه الشرائح ووظيفة كل منها وموقع كل منها فى الكتاب لسهولة الوصول إلى أى شربحة بسرعة.

الفصل الأول من الكتاب يعرض مقدمة عامة عن الإلكترونيات الرقمية تبدأ بالتعرف على الأنواع المختلفة للمقاومات والمكثفات وكيفية قراءتما وتحديد القدرة لها. بعد ذلك يعرض الفصل للأنواع المختلفة للشرائح الإلكترونية وكيفية التعامل مع أطرافها. بعد ذلك يقدم الفصل فكرة سريعة عن أجهزة القياس المستخدمة في قياس وإظهار الإشارات الرقمية.

الفصل الثاني يقدم أنظمة العد المختلفة وكيفية التحويل من نظام لآخر وكيفية إجراء العمليات الحسابية في هذه الأنظمة وبالذات النظام الثنائي حيث أنه هو النظام المستخدم في الحاسبات والإلكترونيات الرقمية على وجه العموم.

الفصل الثالث يقدم كل أنواع البوابات المنطقية التي تعتبر أدوات الإلكترونيات الرقمية، وقدم الفصل أيضا للكثير من الشرائح المتاحة في السوق والتي تؤدى وظيفة كل بوابة من هذه البوابات.

الفصل الرابع يقدم الجبر البوليني، هذا الجبر الذي يعتبر حساب الدوائر المنطقية. يقدم الفصل أيضا للطرق المختلفة لتبسيط التعبيرات المنطقية، وكيفية بناء هذه التعبيرات في صورة دائرة إلكترونية من البوابات المختلفة وبأكثر من طريقة.

الفصل الخامس يقدم العديد من الدوائر المنطقية الشهيرة ومنها المشفرات Encoders ومحللات الشفرة Decoders ومحللات الشفرة ومنتقى البيانات Multiplexer وموزع البيانات Demultiplexer ويقدم الفصل أيضا للكثير من الشرائح المستخدمة في ذلك.

الفصل السادس يقدم دوائر الحساب ومن أهمها المجمع بأنواعه وكيفية استخدامه كطارح ثم دوائر المقارنة والشرائح المستخدمة في ذلك.

الفصل السابع يقدم شرحا وافيا للماسكات بأنواعها والفرق بين هذه الأنواع، ثم يختتم الفصل بالشرح الوافي للكثير من الشرائح الإلكترونية.

الفصل الثامن يقدم شرحا مفصلا للعدادات الرقمية كأحد تطبيقات القلابات الأساسية وأحد الدوائر الرقمية المستخدمة بكثرة في الكثير من التطبيقات، ويختتم الفصل أيضا بالعديد من شرائح العدادات ذات الخواص والمواصفات المختلفة.

الفصل التاسع يقدم مسجلات الإزاحة كأحد التطبيقات كثيرة الاستخدام في الدوائر والمشاريع الإلكترونية، ويختتم الفصل أيضا بشرح العديد من الشرائح المستخدمة لهذا الغرض.

الفصل العاشر يقدم شرحا للأنواع المختلفة من الذاكرة سواء ذاكرة القراءة والكتابة RAM أو ذاكرة القراءة فقط ROM. ثم يقدم الفصل أيضا شرحا للعديد من شرائح الذاكرة شائعة الاستخدام.

الفصل الحادى عشر يعرض لكيفية بناء دوائر التوقيت المختلفة باستخدام شرائح متاحة في السوق رخيصة الثمن جدا. كلنا نعلم مدى أهمية دوائر التوقيت في الكثير من التطبيقات والمشاريع المختلفة. يقدم الفصل أيضا شرحا وافيا للكثير من شرائح التوقيت والاستخدامات المختلفة والخواص المميزة لكل شريحة.

الفصل الثانى عشر يقدم عرضا لنوع مهم من البوابات المنطقية وهي البوابات ثلاثية المنطق التي تستخدم بكثرة بالذات عند التعامل مع المعالجات والحاسبات.

بعد ذلك تم وضع قاموس لكل المصطلحات والكلمات الأجنبية التي تم استخدامها في هذا الكتاب مع إعطاء نبذة مختصرة عن معنى هذه الكلمة واستخداماتها إذا تطلب الأمر. ولقد حاولنا في أثناء الشرح وضع الكلمة أو المصطلح الإنجليزي كما هو باللغة الإنجليزية وبالذات عند أول ذكر له حتى لا نحرم المستخدم من معرفة ذلك. في بعض المواضع القليلة في الكتاب تم استخدام النطق الأجنبي لبعض الكلمات باللغة العربية ولكن بعد شرح المعنى العربي للكلمة. فمثلا بوابة الضرب المنطقي AND تم كتابتها بوابة آند لسرعة التعامل وكان ذلك فقط مع البوابات المنطقية وذلك لشيوع اللفظ الأجنبي وكثرة استخدامة.

يعتقد البعض أن الكتابة العلمية أو التدريس باللغة العربية هو محاربة للغات الأجنبية التي نحتاجها لمواكبة العلم والتكنولوجيا، ونحن نؤكد هنا على أننا لسنا ضد تعلم اللغات الأجنبية ولكننا ضد فكرة أن مواكبة العلم والتكنولوجيا لا تكون باللغة العربية. هل نحكم على رجل الشارع أن يتعلم اللغات الأجنبية حتى يمكنه النهوض بنفسه والتقدم مع العلم والتكنولوجيا، أم نحضر له العلم والتكنولوجيا على طبق من فضة بلغته فيستطيع استيعابها وهضمها، وعند ذلك فقط سيبدع ويظهر كل طاقاته التي كانت مخبأة وراء حاجز العجز اللغوى. إن معظم الشعب المصرى لديه ثقافة طبية ممتازة يستطيع بما أن يشخص المرض ويصف العلاج ونحن نعتقد أن ذلك مرجعه إلى المطبوعات العربية في ذلك وكثرة الأدوية التي يستخدمها

وكلها لها نشرات باللغة العربية، حتى أن البعض اقترح عدم كتابة نشرات الأدوية باللغة العربية حتى لا يتمادى البعض في وصف العلاج بنفسه ودون الرجوع للطبيب. لقد تأخرنا كثيرا نحن القائمين على تدريس المادة العلمية في استخدام اللغة العربية في كتابة مذكراتنا أو مؤلفاتنا وحتى في التدريس في قاعات المحاضرات حتى فرضت المصطلحات الأجنبية نفسها علينا وأصبحنا لا نستطيع الفكاك منها بالرغم من وجود المرادف العربي السهل لها. بالله لماذا يفضل البعض استخدام كلمة encoder ويتردد في أن ينطق بكلمة مشفر، أو أن يقول multiplexer ويصيبه الخزى والعار إذا قال منتقى بيانات، والأمثلة لا حصر لها في كل المجالات. إن كل تقارير متخصصي التربية العالميين توصى بأن يكون التدريس باللغة الأم لأى دارس وحذروا من خطورة الإفراط في تعلم اللغات الأجنبية. إن هذا ما اتبعه اليابانيون وكل دول شرق آسيا التي وصلت إلى ما وصلت إلى ما وصلت اليه الآن من تقدم علمي واقتصادي. التعليم في اليابان باللغة اليابانية في كل مراحل التدريس، ولا تدرس اللغات الأجنبية إلا كمقررات اختيارية يختارها من يريد تعلم هذه اللغة وأنا أعتقد أن هذا هو سر وصولهم إلى ما وصلوا إليه الآن. لقد جربنا كثيرا التمسك والإفراط في أن الطريق إلى التقدم هو من خلال اللغات الأجنبية، فهل آن الطريق إلى التقدم هو من خلال اللغات الأجنبية، فهل آن الأوان في أن نجرب إعطاء اللغة العربية الفرصة الحقيقية لتكون لغة التدريس الأساسية في الجامعات، وتوجه العناية للتأليف الأرترجة إليها.

وأخيرا أتقدم بالشكر إلى كل أفراد أسرتي الذين أتاحوا لى الفرصة والوقت في تجهيز وإعداد هذا الكتاب كخطوة وتجربة ثانية أرجو أن تتكرر للكتابة باللغة العربية التي لا عز لنا إلا بعزها ورفعتها. وأرجو أن أتلقى أى مقترحات في هذا الشأن فبالتأكيد ستكون قوة دافعة.

> المؤلف أ.د. محمد ابراهيم العدوى كلية الهندسة بحلوان جامعة حلوان قسم الاتصالات والإلكترونيات والحاسبات 98eladawy@gmail.cpm

# جدول الشرائح الموجودة في هذا الكتاب

الصفحة	الوظيفة	رقم الشريحة
٤٨	٤ بوابات ناند NAND ثنائية المداخل	7400
٤٨	٤ بوابات ناند NAND ثنائية المداخل مفتوحة المجمع	7401
01	٤ بوابات نور NOR ثنائية المداخل	7402
٤٨	٤ بوابات ناند NAND ثنائية المداخل مفتوح المجمع	7403
٤٥	۱ عواکس Inverter	7404
٤٥	٦عواكس مفتوحة المجمع	7405
٤٦	٦عواكس مفتوح المجمع ، دافع تيار Current driver	7406
٤٦	٦ عواكس مفتوح المجمع	7407
٤٧	٤ بوابات آند AND ثنائية المداخل	7408
٤٧	٤ بوابات آند AND ثنائية المداخل مجمع مفتوح	7409
٤٩	٣ بوابات ناند NAND ثلاثية المداخل	7410
٤٧	٣ بوابات آند AND ثلاثية المداخل	7411
٤٩	٣ بوابات ناند NAND ثلاثية المداخل مجمع مفتوح	7412
٤٧	٣ بوابات آند AND ثلاثية المداخل مجمع مفتوح	7415
٤٦	٦عواكس مفتوح المجمع ، دافع تيار	7416
٤٦	٦ دافع تيار مفتوح المجمع	7417
٤٩	٢ بوابة ناند NAND رباعية المداخل	7420
٤٨	۲ بوابة آند AND رباعية المداخل	7421
٥١	٢ بوابة نور NOR رباعية المداخل بطرف تنشيط Strobe	7425
٤٨	٤ بوابات ناند NAND ثنائية المداخل	7426
01	٣ بوابات نور NOR ثلاثية المداخل	7427
01	٤ بوابات نور NOR ثنائية المداخل	7428
0 +	بوابة ناند NAND واحدة ثمانية المداخل	7430
٤٨	٤ بوابات أور OR ثنائية المداخل	7432
01	٤ بوابات نور NOR ثنائية المداخل مفتوح المجمع	7433
٤٨	٤ بوابات ناند NAND ثنائية المداخل	7437
٤٨	٤ بوابات ناند NAND ثنائية المداخل مفتوح المجمع	7438
٤٩	٤ بوابات ناند NAND ثنائية المداخل مفتوح المجمع	7439
٤٩	٢ بوابة ناند NAND رباعية المداخل	7440

۱۲۲         علل شفرة ، شفرات عشرية مكودة ثانايا BCD إلى عشرى مفتوح الجمع 7445           ۱۲         علل شفرة ، شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7446           ۱۲         علل شفرة ، شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7446           ۱۲         علل شفرة ، شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7447           ۱۲         حال شفرة ، شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7448           ۱۲         حال شفرة ، شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7448           ۱۲         حال شفرة ، شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7449           ۱۲         Common عالم شفرات عشرية مكودة ثانايا BCD إلى شفرة السبع قطع ، 7449           ۱۲         Tall للغعالية للقطع متحدة الكاثود Common على 17           ۱۲         Tall للغعالية للقطع متحدة الكاثود T473           ۱۲         Tall للغعالية القطع متحدة الكاثود T473           ۱۲         Tall الغعالية القطع متحدة الكاثود T473           ۱۲         Tall الغعالية القطع متحدة الكاثود T473           ۱۲         Tall الغعالية القطع متحدة الكاثود تعدود تع			
۱۸۸         عال شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7446           Common دافع تيار ، خرج متخفض الفعالية ، للقطع متحدة الأنود monode         7447           ۱۸۸         عالل شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7447           ۱۸۸         على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7448           ۱۸۸         على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7448           ۱۸۸         على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7449           ۱۸۸         الله على شفرة السبع قطع ، 7449           ۱۸۸         الفعالية للقطع متحدة الكاثود Common على ، 174           ۱۸۶         الله تلك المحدد الله تلك تلك المحدد الله تلك تلك المحدد الله تلك تلك الله تلك المحدد الله تلك تلك المحدد الله تلك الله تل	7442	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى عشري	YY
Common المنافعة الله المنافعة الله المنافعة الله الله الله الله الله الله الله الل	7445	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى عشري مفتوح المجمع	YY
anode  NA على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7447  Common عالى شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7448  Rommon على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7448  Common على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7449  A على شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7449  Common عالى شفرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7449  Common على شخرة ، شفرات عشرية مكودة ثانيا BCD إلى شفرة السبع قطع ، 7473  NY تولام JK للللله المعالية للقطع متحدة الكاثود D بنا المعالية للقطع متحدة الكاثود T475  NY تولام JK لللله المعالية للقطع متحدة الكاثود JK بنا المعالية للقطع متحدة الكاثود آلا المعالية للقطع متحدة الكاثود كالم المعالية للقطع متحدة الكاثود المعالية للقطع متحدة الكاثود المعالية للقطع متحدة الكاثود المعالية للقطع متحدة الكاثود المعالية ال	7446	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ،	٧٨
۱۸۸         علل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، دافع تيار ، خرج منخفض الفعالية ، للقطع متحدة الأنود mode         17447           ۱۸۸         علل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، مدافع تيار ، خرج عالى الفعالية للقطع متحدة الكاثود Common على شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، مدافع تيار ، خرج عالى الفعالية للقطع متحدة الكاثود Common على الفعالية للقطع متحدة الكاثود T449           ۱۲۲         على شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ، مدافع تيار ، خرج عالى الفعالية للقطع متحدة الكاثود T473           ۱۲۲         JK ب XOR وللسبح XOR		دافع تيار ، خرج منخفض الفعالية ، للقطع متحدة الآنود Common	
Common دافع تبار ، خرج منخفض الفعالية ، للقطع متحدة الأنود anode  ۲۸۸ علل شفرة ، شفرات عشرية مكودة ثائيا BCD إلى شفرة السبع قطع ، 7448  Common دافع تبار ، خرج عالى الفعالية للقطع متحدة الكاثود cathode  ۲۸۹ علل شفرة ، شفرات عشرية مكودة ثائيا BCD إلى شفرة السبع قطع ، 7449  Common علل شفرة ، شفرات عشرية مكودة ثائيا BCD إلى شفرة السبع قطع ، 7449  Common المنافع متحدة الكاثود Cathode  ۱۲۲ علام ۲ تلاب ۱۲۶ المنافع متحدة الكاثود المنافود			
anode  7448  A ال شفرة ، شفرات عشرية مكودة ثائيا BCD إلى شفرة السبع قطع ، 7448  Common على الفعالية للقطع متحدة الكاثود Cathode  7449  A الشفرة ، شفرات عشرية مكودة ثائيا BCD إلى شفرة السبع قطع ، 7449  Common على الفعالية للقطع متحدة الكاثود Cathode  177  174  175  A قلاب JK	7447	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ،	٧٨
٧٨       علل شغوة ، شفرات عشرية مكودة ثنائيا BCD إلى شغوة السبع قطع ،			
Common مالية النقطع متحدة الكاثود cathode  7449  7449  7449  7449  7449  Common على شفرة ، شفرات عشرية مكودة ثناتيا BCD إلى شفرة السبع قطع ،  7450  Cathode  177	= 1.10		
cathode  7449  Authorization and Carte and Ca	7448		٧٨
٧٨       علل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى شفرة السبع قطع ،       7449         Common عدافع تيار ، خرج عالى الفعالية للقطع متحدة الكاثود Y 7473       ۲         ١٢١       JK γ 7474         ١٢٤       D γ 847         ١٢٠       Latch ½ 7475         ١٢٠       JK γ 7476         ١٢٠       JK γ 847         ١٢٠			
Common cathode         Cathode         JK י خرج عالى الفعالية للقطع متحدة الكاثود 7473         IYE       JK י 7474         IYE       JK variable         JK variable       T 7476         JK variable       T 7485         IYE       Comparator variable       T 7485         XOR variable       T 7490         IYE       T 7490         IYE       T 7493         IYE       T 7496         IYE       JK       JYA         JYA	7.4.40		
cathode         ۱۲۲       JK ب JK ب 7473         ۱۲٤       D ب تولاب 7 7474         ۱۲٠       Latch غي الله ب كام 7475         ۱۲٤       JK ب كام 7476         ۱۰۷       تولاب ۲ و Full adder بالله بي الله	/449		٧٨
١٢٦       JK ب قلاب ٢       7473         ١٢٤       D ب قلاب ٢       7474         ١٢٠       Latch ٤       7475         ١٢٤       JK ب كام ٢       7476         ١٠٧       ت Full adder ١٠٧       ٢         ١١١       ت Comparator ١٠٠       7483         ١١١       XOR ١٠٠       ١ بوابات إكس أور ٢         ١١٥       XOR ١٠٠       ١٠٠         ١٤٤       ١٠٠       ١٠٠         ١١٦       ١٠٠       ١٠٠         ١١٥       ١١٥       ١٠٠         ١١٥       ١١٥       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠       ١٠٠         ١٢٥       ١٠٠ <t< td=""><th></th><td></td><td></td></t<>			
١٢٤       D بالاب ٢       7474         ١٢٠       Latch ٤       7475         ١٢٤       JK γ 7476         ١٠٧       تو Full adder ١٠٧       7483         ١١١       تب ٤ Comparator ١٠٠       7485         ٥٢       XOR ١٠٠       ١٤٤       7486         ١٤٤       ١٠٠       ١٠٠       7490         ١٦٣       ١٠٠       ١٠٠       7491         ١٤٥       ١٢٠       ١٢٠       ٢         ١٤٥       ١٢٠       ٢       ٢         ١٤٥       ١٢٠       ١٢٠       ٢       ٢         ١٢٥       ١٢٠	7.472		
۱۲۰       Latch كاللاب كا       7475         ۱۲٤       JK بالاب كا       7476         ۱۰۷       تبد Full adder و كالم كالم 100       7483         ۱۱۱       تبد Comparator و كالم كالم 200       7485         ۱۱       ۲486       ۲486         ۱۱       ۲486       ۲486         ۱۱       ۱۱       ۲490         ۱۱       ۱۱       ۲490         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱       ۱۱       ۱۱         ۱۱			177
١٢٤       JK ب قلاب			١٢٤
١٠٧       تبد Full adder جمع كامل 7483         ١١١       تبد Comparator جمع كامل 7485         ١١٥       ١٠٥         ١١٥       ١٠٥         ١١٥       ١٠٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١١٥       ١١٥         ١٢٥       ١٢٥ <th></th> <td></td> <td>17.</td>			17.
111       تب ( Comparator و T485)         20			١٢٤
١٤٤       ١٠٠	7483		١.٧
١٤٤       ١٠٠٠ عداد عشرى ، قاسم على ١٠٠       7490         ١٢٥       مسجل إزاحة ٤ بت       7492         ١٤٥       ١٤٥       ١٤٠       7492         ١٤٦       عداد ثنائى تموجى Ripple ٤ بت       7493         ١٦٤       بت       7494         ١٦٤       ببت       7495         ١٦٥       ببت       7496         ١٢٦       إزاحة ٥ بت       74107         ١٢٧       إلا بكلا بكلا       74112	7485	مقارن Comparator ؛ بت	111
١٦٣       ت	7486	٤ بوابات إكس أور XOR	07
١٤٥       ١٢٥       ١٢٥       7492         ١٤٦       تا٤ Ripple بيت       7493         ١٦٤       مسجل إزاحة ٤ بيت       7494         ١٦٤       مسجل إزاحة ٤ بيت       7495         ١٦٥       مسجل إزاحة ٥ بيت       7496         ١٢٦       ١٢٨       ١٢٨         ١٢٨       ١٢٨       ١٢٨         ١٢٨       ١٢٨       ١٢٨	7490	عداد عشری ، قاسم علی ۱۰	1 £ £
١٤٦       عداد ثنائي تموجي Ripple عوجي Ripple عداد ثنائي تموجي 1٦٤       ٢494         ١٦٤       مسجل إزاحة ٤ بت       7495         ١٦٥       مسجل إزاحة ٥ بت       7496         ١٢٦       JK       74107         ١٢٧       JK       74109         ١٢٨       JK       74112	7491	مسجل إزاحة ٤ بت	١٦٣
١٦٤       تسجل إزاحة ٤ بت       7494         ١٦٤       تسجل إزاحة ٤ بت       7495         ١٦٥       تسجل إزاحة ٥ بت       7496         ١٢٦       JK       74107         ١٢٧       JK       74109         ١٢٨       JK       74112	7492	عداد قاسم علی ۱۲	120
١٦٤       تسجل إزاحة ٤ بت       7495         ١٦٥       تسجل إزاحة ٥ بت       7496         ١٢٦       JK بقلاب       74107         ١٢٧       JK تقلاب       74109         ١٢٨       JK تقلاب       74112	7493	عداد ثنائي تموجي Ripple ؛ بت	1 2 7
١٦٥       مسجل إزاحة ٥ بت       7496         ١٢٦       JK تالب ٦       74107         ١٢٧       JK تالب ٦       74109         ١٢٨       JK تالب ٦       74112	7494	مسجل إزاحة ٤ بت	178
۱۲۲       JK علاب       74107         ۱۲۷       JK علاب       74109         ۱۲۸       JK علاب       74112	7495	مسجل إزاحة ٤ بت	175
۱۲۷ JK تالاب ۲ مالاب ۲ تالاب ۲ تالاب ۲ تالاب ۲۸ تالاب ۲ تالا	7496	مسجل إزاحة ٥ بت	170
۱۲۸ JK ۲ قلاب 74112	74107	۲ قلاب JK	177
	74109	۲ قلاب JK	177
۱۲۸ JK ۲ قلاب 74113	74112	۲ قلاب JK	١٢٨
	74113	۲ قلاب JK	١٢٨

١٢٨	۲ ماسك كل منهم ٤ بت شفاف Transparent	74116
717	٤ بوابات ثلاثية المنطق	74125
717	٤ بوابات ثلاثية المنطق	74126
0.	بوابة ناند NAND لها ۱۳ دخل	74133
0.	بوابة ناند NAND لها ١٢ دخل ، ثلاثية المنطق	74134
٨٢	محلل شفرة Decoder ، أو موزع بيانات Demultiplexer إلى ٨ مع	74137
	ماسك للدخل	
۸۳	محلل شفرة ، أو موزع بيانات ١ إلى ٨	74138
٨٤	۲ محلل شفرة أو موزع بيانات ۱ إلى ٤	74139
٨٥	محلل شفرة ، شفرات عشرية مكودة ثنائيا BCD إلى عشرى مفتوح المجمع	74145
٨٨	مشفر مع الأولوية ١٠خطوط إلى ٤	74147
9.	مشفر مع الأولوية ٨ إلى ٣	74148
98	منتقى بيانات Na Multiplexer دخل	74150
9 £	منتقی بیانات Multiplexer دخل	74151
9 £	٢ منتقى بيانات ٤ خطوط إلى واحد	74153
۲۸	محلل شفرة Decoder ، أو موزع بيانات ١ إلى ١٦	74154
۲۸	۲ محلل شفرة ، موزع بیانات ۲ إلی ۶	74155
٨٧	٢ محلل شفرة ، موزع بيانات ٢ إلى ٤ ، مجمع مفتوح	74156
90	٤ منتقى بيانات MUX كل منهم له دخلان	74157
90	٤ منتقى بيانات MUX كل منهم له دخلان والخرج معكوس	74158
1 2 7	عداد عشری	74160
1 2 7	عداد ثنائى	74161
1 2 7	عداد عشری	74162
1 2 7	عداد ثنائى	74163
١٦٧	مسجل إزاحة ٨ بت	74164
١٦٧	مسجل إزاحة ٨ بت	74165
١٦٧	مسجل إزاحة ٨ بت	74166
١٤٨	عداد ثنائی ٤ بت تصاعدی تنازلی توافقی	74168
١٤٨	عداد ثنائی ٤ بت تصاعدی تنازلی توافقی	74169
179	۲ قلاب D بخرج ثلاثی المنطق	74173
179	ر D قلاب	74174
۱۳۰	ع قلاب D	74175

		74100
1 £ 9	عداد عشری تصاعدی تنازلی	74190
1 £ 9	عداد ثنائی تصاعدی تنازلی	74191
10.	عداد عشری تصاعدی تنازلی	74192
10.	عداد ثنائى تصاعدى تنازلى	74193
١٦٧	مسجل إزاحة ٤ بت عام الأغراض	74194
١٦٨	مسجل إزاحة ٤ بت	74195
101	عداد ثنائی ٤ بت تموجی	74197
179	مسجل إزاحة ٨ بت	74199
717	٨ بوابات ثلاثية المنطق	74240
717	٨ بوابات ثلاثية المنطق	74241
717	٤ بوابات ثلاثية المنطق ثنائية الاتجاه	74242
717	٤ بوابات ثلاثية المنطق ثنائية الاتجاه	74243
717	٨ بوابات ثلاثية المنطق	74244
719	٨ بوابات ثلاثية المنطق ثنائية الاتجاه	74245
97	منتقى بيانات MUX ۸ دخول ، خرج ثلاثى المنطق	74251
9.٧	۲ منتقی بیانات ، ٤ دخول ، خرج ثلاثی المنطق	74253
9.٧	٤ منتقى بيانات ، ٢ دخل ، خرج ثلاثى المنطق	74258
٥٢	٤ بوابات إكس نور XNOR بدخلين ، مفتوح المجمع	74266
۱۳.	D قلابات ۸	74273
١١٨	٤ ماسك RS	74279
١٠٧	مجمع کامل Full adder بحمل سریع	74283
101	عداد عشری	74290
107	عداد ثنائی ٤ بت تموجی	74293
17.	۸ قلابات D ، خرج ثلاثی المنطق	74373
17.	۸ قلابات D ، خرج ثلاثی المنطق	74374
107	۲ عداد عشری تموجی	74390
100	۲ عداد ثنائی تموجی	74393
١١٢	مقارن ۸ بت	74682
١١٢	مقارن ۸ بت	74684
١١٢	مقارن ۸ بت	74688
191	دائرة توقيت	555
۲.٧	دائرة توقيت	556

۲٠٩	دائرة توقيت	558
۲٠٩	دائرة توقيت	559
7.0	دائرة توقيت ، مع عداد ، قابلة للبرمجة	2240
711	دائرة توقیت ، مع عداد	ZN1034
١٨٨	ذاكرة قراءة وكتابة RAM اكيلو×٤ بت	2114
19.	ذاكرة قراءة فقط ROM ٢ كيلوبايت	2716
191	ذاكرة قراءة فقط ROM ٤ كيلوبايت	2732
191	ذاكرة قراءة فقط ROM ۸ كيلوبايت	2764
١٨٨	ذاكرة قراءة وكتابة RAM ٢ كيلوبايت	6116
١٨٨	ذاكرة قراءة وكتابة RAM كيلوبايت	6264
191	ذاكرة قراءة فقط RT ROM كيلوبايت	27256
١٨٩	ذاكرة قراءة وكتابة RAM ٣٢ كيلوبايت	62256

# المحتويات

	الإهداء
	عرض الكتاب
	جدول الشرائح الموجودة في هذا الكتاب
١	الفصل الأول: أساسيات عامة
۲	۱–۱ مقدمة
۲	١-٢ المقاومات الكهربية
٨	۱ –۳ المكثفات
9	١-٤ الدوائر التكاملية
١٣	۱-٥ الإشارات الانسيابية والإشارات الرقمية Analog and digital signals
١٤	١-٦ الأجهزة المستخدمة لاختبار الدوائر الرقمية
١٧	۱ – ۷ تمارین
19	الفصل الثانى: أنظمة العد Numbering systems
۲.	۲ – ۱ مقدمة
۲.	۲-۲ النظام العشرى Decimal system
71	۳-۲ نظام العد الثنائي Binary system
77	2-2 المتمم الأحادي والمتمم الثنائي Ones and twos complement
۲٧	٢-٥ الأرقام السالبة والأرقام الموجبة في النظام الثنائي
۲٧	– نظام مقدار الإشارة Sign magnitude
77	- نظام المتمم الأحادى
٨٢	<ul> <li>نظام المتمم الثنائي</li> </ul>
79	٢-٦ العمليات الحسابية على الأعداد ذات الإشارة
79	- أولا: عملية الجمع
٣.	– خطأ الفيضان Over flow error
٣١	– ثانيا: عملية الطرح
٣١	۷-۲ النظام الثماني Octal system
٣٣	۱-۲ النظام الستعشری Hexadecimal system
٣٤	9-۲ الأرقام العشرية المكودة ثنائيا Binary Coded Decimal Numbers, BCD
٣٦	۱۰-۲ تمارین

٣٨	الفصل الثالث: البوابات المنطقية Logic gates
<b>m</b> 9	۲-۱ مقدمة
<b>m</b> 9	۲-۳ بوابة النفي Not gate
٤.	۳-۳ البوابة آند AND gate
٤١	۳-۱ البوابة أور OR gate
٤٢	٣-٥ البوابة ناند NAND gate
٤٣	٦-٣ البوابة نور NOR gate
٤٤	۳-۷ البوابة إكس أور  XOR gate
٤٤	۳–۸ البوابة إكس نور  XNOR gate
٤٥	۹-۳ شرائح العکس Inverter chips
٤٦	۱۰-۳ شرائح الأند AND gate chips
٤٨	۱۱-۳ شرائح الأور OR gate chips
٤٨	۱۲-۳ شرائح الناند NAND gate chips
01	۱۳-۳ شرائح النور NOR gate chips
٥٢	۱٤-۳ شرائح الإكس أور والإكس نور XOR and XNOR gate chips
٥٢	۳–۱۰ تمارین
٥٤	الفصل الرابع: الجبر البوليني وتبسيط المعادلات المنطقية
00	٤ – ١ مقدمة
00	٤-٢ العمليات والتعبيرات المنطقية
07	٤ –٣ قوانين الجبر المنطقي أو البوليني
٥٨	2-2 نظریات دیمورجان Demorgans theorems
09	٤-٥ الحصول على المعادلة المنطقية لأى دائرة منطقية
09	٤-٦ الحصول على جدول الحقيقة من المعادلة المنطقية
09	٤-٧ تبسيط المعادلات المنطقية
٦١	٤-٨ الصور القياسية للمعادلات المنطقية
٦٣	٤-٩ جدول الحقيقة والمعادلات المنطقية
٦٤	٤-١٠ الحصول على المعادلة المنطقية الفياسية من جدول الحقيقة
70	١١-٤ بناء الدوائر المنطقية باستخدام بوابات ناند NAND فقط
77	٤-١٢ بناء الدوائر المنطقية باستخدام بوابات نور NOR فقط
٨٢	٤-٦٣ اختصار الدوال المنطقية (خريطة كارنوف)

<b>Y</b> 1	٤ – ١٤ تمارين
٧٣	الفصل الخامس: محللات الشفرة والمشفرات Decoders And Encoders
٧٤	٥-١ محللات الشفرة Decoders
٧٧	٥- ٢ الشريحة ٧٤٤٢
٧٧	٥–٣ الشريحة ٧٤٤٥
٧٨	٥-٤ الشرائح ٧٤٤٦ و ٧٤٤٨ و ٧٤٤٩ و ٧٤٤٩
٨٢	0-0 الشريحة ٧٤١٣٧
۸۳	٥-٦ الشريحة ٧٤١٣٨
٨٤	٥-٧ الشريحة ٧٤١٣٩
٨٥	٥-٨ الشريحة ٧٤١٤٥
٨٦	٥- ٩ الشريحة ١٥٤ ٧٤
۲۸	٥-١٠ الشريحة ٥٥١٧
٨٧	٥-١١ الشريحة ٧٤١٥٦
٨٧	ه – ۱۲ المشفرات Encoders
٨٨	٥-١٣ الشريحة ٧٤١٤٧
9.	٥-١٤ الشريحة ٧٤١٤٨
91	٥-٥ منتقى البيانات Multiplexer
98	٥-١٦ الشريحة ٧٤١٥٠
97	٥-١٧ الشريحة ٧٤١٥١
9 £	٥-١٨ الشريحة ٧٤١٥٣
90	٥-١٩ الشرائح ٧٤١٥٧ و ٧٤١٥٨
97	٥- ٠٠ الشريحة ٧٤٢٥١
9 7	٥- ٢١ الشريحة ٧٤٢٥٣
9 7	٥- ٢٢ الشريحة ٧٤٢٥٨
91	o-۲۳ موزع البيانات Demultiplexer
99	٥ – ٢٤ تمارين
1 • 1	الفصل السادس: دوائر الحساب Arithmetic circuits
1 • ٢	
1 • ٢	٦-٦ دوائر الحساب
١ • ٤	۳-٦ نصف المجمع Half adder

١٠٤	Full adder المجمع الكامل Full adder
1.0	٦-٥ الطرح الثنائي
\ • Y	٦-٦ الشريحة ٧٤٨٣
١.٧	٧-٦ الشريحة ٧٤٢٨٣
١.٨	٦-٨ مجمع الحمل التموجي ومجمع الحمل الأمامي
1 • 9	٦-٩ دوائر المقارنة
111	١٠-٦ الشريحة ٧٤٨٥
117	٦-١١ الشرائح ٧٤٦٨٢ و ٧٤٦٨٨ و ٧٤٦٨٨
117	٦-٦٢ تمارين
110	الفصل السابع: الماسكات والقلابات Latches and flip flops
١١٦	————————————————————————————————————
١١٦	Y-Y الماسكات R-S
117	۱-۲-۷ الماسك RS كمزيل للاهتزازات
114	۳-۷ الشريحة 74279 ماسك RS رباعي
114	۷-۶ الماسك RS المحكوم بنبضات تزامن Clock
119	٥-٧ الماسك D المحكوم بنبضات التزامن
١٢.	٦-٧ الشريحة 7475 ماسك D رباعي
١٢٠	۷-۷ القلابات Flip Flops
177	٨-٧ طريقة الإطلاق trigger عند أي الحافة
177	۹-۷ القلاب JK
١٢٣	۱۰-۷ الدخول غير التوافقة  Asynchronous Inputs
١٢٤	T القلاب T
١٢٤	V-V الشريحة 74ls74 قلابان من النوع D
١٢٤	۱۳-۷ الشريحة 74ls76 قلابان من النوع JK
170	۱۶-۷ قلاب السيد والعبد Master Slave Flip Flop
١٢٦	٧-٥١ الشريحة 7473 قلابان JK من نوع السيد والتابع
١٢٦	١٦-٧ الشريحة 74107 قلابان JK من نوع السيد والتابع
١٢٧	١٧-٧ الشريحة 74109 قلابان JK حساس للحافة الصاعدة
١٢٨	١٨-٧ الشريحة 74112 قلابان JK حساس للحافة النازلة
١٢٨	١٩-٧ الشريحة 74113 قلابان JK حساس للحافة النازلة
١٢٨	٢٠-٧ الشريحة 74116 ماسكان ذو ٤ بت لكل منهما

179	الشريحة 74173 أربع قلابات من النوع D ، ثلاثية المنطق $ au$ ۱-۷
179	٢٢-٧ الشريحة 74174 ستة قلابات من النوع D
۱۳.	٧-٧ الشريحة 74175 أربع قلابات من النوع D
۱۳.	٧-٧ الشريحة 74273 ثمان قلابات من النوع D
۱۳.	٧-٥ الشريحة 74373 و 74374 ثمان قلابات من النوع D ، ثلاثية المنطق
١٣١	٢٦-٧ بعض الخواص المهمة للقلابات
١٣١	۱-۲٦-۷ زمن الانتشار أو زمن العبور Propagation delay time
١٣٢	۲-۲٦-۷ زمن الاستقرار Set up time
١٣٢	۳-۲٦-۷ زمن المسك Hold time
١٣٢	۲-۲۲-۷ أقصى قيمة لتردد الساعة
١٣٢	٧-٧ تطبيقات القلابات
١٣٣	۲۸-۷ تمارین
140	الفصل الثامن: العدادات الرقمية Digital Counters
١٣٦	۸ – ۱ مقدمة
١٣٦	٨- ٢ العدادات التموجية أو الغير توافقية
١٣٧	٨-٣ عدادات تموجية لأى قاعدة
179	٨-٤ العداد التوافقي
1 £ 7	٨-٥ العدادات التنازلية
1 2 4	٦-٨ العدادات التصاعدية التنازلية
١٤٤	۷-۸ الشريحة 7490 عداد عشري تموجي
1 20	٨-٨ الشريحة 7492 عداد تموجي قاسم على ١٢
1 27	٩-٨ الشريحة 7493 عداد تموجي ٤ مراحل
١٤٧	۰-۸ الشرائح 74160 و 74162 عداد توافقي عشري
١٤٧	١١-٨ الشرائح 74161 و 74163 عدادات توافقية من ٤ مراحل
١٤٨	٨-١٢ الشرائح 74LS168 و 74LS169 عدادات توافقية تصاعدية/تنازلية
1 £ 9	٨-١٣ الشريحة 74190 و 74191 عدادات توفقية تصاعدية/تنازلية
10.	١٤-٨ الشرائح 74192 و 74193 عدادات تصاعدية/تنازل
101	٨-٥١ الشريحة 74LS197 عداد تموجي ٤ مراحل
101	۱۶-۸ الشريحة 74LS290 عداد عشري تموجي
101	۱٦-۸ الشریحة 74LS290 عداد عشری تموجی ۱۷-۸ الشریحة 74LS293 عداد ثنائی تموجی ٤ مراحل

كتاب الدوائر المنطقية	مقدمة	أ.د.محمد ابراهيم العدوى
104	، تموجیان کل منهما ۶ مراحل	۱۹-۸ الشريحة 74LS393 عدادان ثنائيان
108		۲۰-۸ تطبیقات العدادات
107		۸–۲۱ تمارین
109	Shift Registers	الفصل التاسع: مسجلات الإزاحة ة
17.		9
17.		٩-٢ وحدة بناء مسجل الإزاحة
17.	جل الإزاحة	٩- ٣ العمليات المختلفة على محتويات مس
171		٩- ٤ الإدخال والإخراج المتتالى للبيانات
١٦٢	ها على التوازي	٩- ٥ إدخال البيانات على التوالي وإخراجه
١٦٢		٩-٦ الإزاحة على التوالى من اليمين لليسار
177		٩-٧ مسجل الإزاحة عام الأغراض
١٦٣	، بت	٩-٨ الشريحة 7491 مسجل إزاحة توالى ٨
١٦٣	، توازی أو توالی ، إخراج توالی	٩-٩ الشريحة 7494 مسجل ٤ بت إدخال
178	ال توازی أو توالی ، إخراج توالی	٩-١٠ الشريحة 7495 مسجل ٤ بت إدخ
170	ال توازي أو توالي إخراج توالي أو توازي	٩-١١ الشريحة 7496 مسجل ٥ بت إدخ
177	خال توالی ، إخراج توازی	٩-١٢ الشريحة 74164 مسجل ٨ بت إد-
177	خال توالی أو توازی ، إخراج توالی	٩-١٣ الشريحة 74165 مسجل ٨ بت إد-
177	خال توالی أو توازی ، إخراج توالی	٩-١٤ الشريحة 74166 مسجل ٨ بت إد-
177	. الأغراض ٤ بت ثنائبي الاتجاه	9-01 الشريحة 74194 مسجل متعدد
١٦٨	خل توازی خرج توالی	٩-١٦ الشريحة 74195 مسجل ٤ بت ، د
179	۔ نخل توازی خرج توالی	٩-١٧ الشريحة 74199 مسجل ٨ بت ، د
١٧٠		٩-٨١ العدادات الدوارة
1 🗸 1		٩-٩ تطبيقات مسجلات الإزاحة
١٧٤		۹ – ۲۰ تمارین

1 1 0		الذاكرة	، العاشر:	الفصل

١-١٠ مقدمة 177

العدوي	ير اهيم	أ_د_محمد ار
,		

177	١٠١٠ وحدة تخزين البيانات (البت والبايت والورد)
١٧٧	١٠- العمليات الأساسية على الذاكرة
١٨٠	١٠-٤ ذاكرة الاتصال العشوائي
١٨٣	١٠-٥ ذاكرة الاتصال العشوائي الديناميكية
110	١٠-٦ ذاكرة القراءة فقط
١٨٨	١٠-٧ الشريحة ٢١١٤ ذاكرة استاتيكية ١كيلو ×٤ بت
١٨٨	١٠-٨ الشريحة ٦١١٦ ذاكرة استاتيكية ٢ كيلو بايت
١٨٨	٩-١٠ الشريحة ٦٢٦٤ ذاكرة استاتيكية ٨كيلو بايت
119	١٠-١٠ الشريحة ٦٢٢٥٦ ذاكرة استاتيكية ٣٢ كيلو بايت
19.	١١-١٠ الشريحة ٢٧١٦ ذاكرة EPROM ٢ كيلوبايت
191	١٠-١٠ الشريحة ٢٧٣٢ ذاكرة EPROM ؛ كيلوبايت
	۱۰-۱۰ الشريحة ۲۷٦٤ ذاكرة EPROM ۸ كيلوبايت والشريحة ۲۷۲٥٦ ذاكرة
191	۳۲ EPROM کیلوبایت
197	۱۰ – ۱۶ تمارین
195	الفصل الحادى عشر: دوائر التوقيت Timers
190	١-١١ مقدمة
190	٢-١١ معادلة الجهد على مكثف في دائرة مقاومة ومكثف
197	۳-۱۱ لمقارن Comparator المقارن
197	۱۱–٤ القلاب Flip Flop
191	١١-٥ التركيب الداخلي وطريقة التشغيل للشريحة NE555
199	٦-١١ طريقة التشغيل أحادية الثبات
7.7	٧-١١ طريقة التشغيل عديمة الاستقرار
7 . £	۱۱–۸ المؤقتات ذات العدادات Timer Counters
7.0	٩-١١ الشريحة XR2240 المؤقت بعداد Timer Counter
7.7	۱۰-۱۱ الشريحة XR 556
7.9	XR 558/559 الشريحتان 11-11
711	ZN1034 الشريحة 2N1034
717	۱۱–۱۳ تمارین
715	الفصل الثاني عشر: البوابات ثلاثية المنطق Tristate logic gates
710	 ۱ – ۱ مقدمة

كتاب الدوائر المنطقية	مقدمة	أ.د.محمد ابراهيم العدوى
710		٢-١٢ ما هو المنطق الثلاثي ، ولماذا ؟
717	بة المنطق	٣-١٢ الشريحة ٧٤١٢٥ أربع بوابات ثلاثي
717	ية المنطق	١٢-٤ الشريحة ٧٤١٢٦ أربع بوابات ثلاثي
717	ية المنطق	١٢-٥ الشريحة ٧٤٢٤٠ ثمانية بوابات ثلاثا
711	ية المنطق	٦-١٢ الشريحة ٧٤٢٤١ ثمانية بوابات ثلاثا
711	بع بوابات ثلاثية المنطق ثنائية الاتجاه	١٢-٧ الشريحتان ٧٤٢٤٢ و ٧٤٢٤٣ أر
Y 1 A	ية المنطق	١٢-٨ الشريحة ٧٤٢٤٤ ثمانية بوابات ثلاثا
Y 1 9	ية المنطق ثنائية الاتجاه	٩-١٢ الشريحة ٧٤٢٤٥ ثمانية بوابات ثلاثا
**1		القاموس

# الفصد الأول

1

أساسيات عامة

**General Principles** 

#### ١-١ مقدمة

سنقدم في هذا الفصل بعض المعلومات الأساسية التي نحتاجها عادة عند تصميم أى دائرة إلكترونية مثل أنواع المقاومات المتاحة في السوق وكيفية تصنيفها وكيفية قراءتها ونفس الشيء سيكون بالنسبة للمكثفات. سنعرض أيضا للأشكال المختلفة للشرائح الإلكترونية وكيفية عد أطرافها. بعد ذلك سنعرض للفرق بين الأنظمة الرقمية والأنظمة الانسيابية أو التماثلية وأهمية استخدام الإشارات والأنظمة الرقمية في عالم من الرقميات نعيشه الآن. سنختم هذا الفصل بعرض سريع للأجهزة المستخدمة في بناء واختبار الدوائر الإلكترونية.

#### Resistances المقاومات الكهربية - ۱


#### أولا: المقاومات الثابتة القيمة

توجد المقاومة الكهربية في أشكال متعددة منها المقاومات الثابتة القيمة والمتغيرة القيمة. توجد المقاومات الثابتة في أحجام كثيرة على حسب القدرة الكهربية لكل مقاومة. القدرة الكهربية يقصد بما حاصل ضرب التيار المار في المقاومة في فرق الجهد الموجود على المقاومة ويقدر ذلك عادة بالوات. توجد مثلا مقاومات ربع وثلث ونصف وواحد واثنين وات، وأخرى تتحمل أكثر من وات وبالذات المقاومات المكونة من سلك ملفوف والتي تصل قدرتها إلى ٢٠٠ وات. تتميز المقاومات ذات الوات العالى بكبر حجمها ويكتب عليها في العادة قيمتها بالأوم والقدرة التي تتحملها. شكل (١-١) يبين بعض هذه المقاومات التي تقدر قدرتها بربع وثلث ونصف وواحد وات ابتداء من أصغر مقاومة.

الأشكال (١-٢ و ١-٣ و ١-٤ و ١-٥) تبين أشكالا مختلفة من المقاومات ذات الوات العالى. تتميز هذه المقاومات بدقتها العالية حيث أنها في العادة تكون



شكل (١-١) مقاومات كهربية مختلفة القدرة من ربع إلى واحد وات



شكل (١- ٢) أحد أشكال المقاومات ذات الوات العالى

ذات قيمة قليلة. فقيم هذه المقاومات تبدأ أحيانا من ١٠٠ أوم وتصل إلى ١٥٠ كيلوأوم وهذه قيمة قليلة تحتاج لدقة عالية في التصنيع.


المقاومات الموجودة في شكل (١- ٣) تتميز بأن لها غلافا معدنيا يكون في الغالب من الألومونيوم وذلك للمساعدة في تسريب درجة الحرارة العالية التي من الممكن أن تتولد في المقاومة نفسها. قيم هذه المقاومات تكون مكتوبة عليها في الغالب كما في الشكل.







إذا كانت المقاومات ذات الوات العالى مكتوب عليها قيمتها، فماذا عن المقاومات ذات الوات المنخفض كيف نقرأ قيمتها؟ هذه المقاومات تكتب عليها قيمتها بطريقة مختلفة تماما وفي صورة شفرة من الحلقات الملونة كما في شكل (١- ٦). الحلقتين الأولى والثانية من جهة اليسار تحددان أول رقمين في المقاومة على حسب جدول الألوان الموجود في شكل (١- ٦). إذا كانت الحلقة الأولى زرقاء كما في الشكل فأول رقم في المقاومة هو ٦، وإذا كانت الحلقة الثانية خضراء كما في الشكل أيضا، فالرقم الثاني هو ٥. وعلى ذلك فأول رقمين في قيمة هذه المقاومة هما ٢٥. الحلقة الثالثة على جسم المقاومة تحدد الأصفار بعد الرقمين السابقين. فإذا كانت هذه الحلقة حمراء كما في الشكل فإن ذلك يعني أننا يجب أن نضع صفرين على يمين الرقمين السابقين أو أن نضريهما في مائة لتصبح قيمة المقاومة مصنعة بدقة مقدارها ٥%. أي أن قيمة على جسم المقاومة تحدد دقة تصنيعها، فاللون الذهبي يعني أن هذه المقاومة مصنعة بدقة مقدارها ٥%. أي أن قيمة المقاومة ستكون ٢٠٠٠ أوم زائد أو ناقص ٥% من هذه القيمة، وفي حالة عدم وجود حلقة رابعة فإن ذلك يعني أن الدقة هي ٢٠% كما هو موضح في شكل (١- ٢).



بعض المقاومات تحتوى حلقة خامسة على يمين حلقة الدقة. هذه الحلقة تعنى الإعتمادية أو الثقة و reliability في هذه المقاومة. شكل (1-7) يبين مثالًا لأحد هذه المقاومات وجدول الألوان الذي يحدد مدى هذه الثقة في المقاومة بعد

تشغیلها ۱۰۰۰ ساعة. فمثلا اللون البرتقالی یعنی أن حد الثقة فی هذه المقاومة هو 1.0.0 وهذا یعنی أن احتمال أن هذه المقاومة ستفشل فی الأداء بعد فترة عمل 1.0.0 ساعة هو 1.0.0، بمعنی آخر أن مقاومة من كل 1.0.0 مقاومة تفشل فی الأداء بعد فترة عمل مقدارها 1.0.0 ساعة. هناك ٤ ألوان فقط لتمثیل حد الثقة فی المقاومة وهی البنی والأحمر والبرتقالی والأصفر كما فی شكل (1-0) حیث نلاحظ أنها آخر حلقة من ناحیة الیمین علی جسم المقاومة. كلمة أخیره نقولها هنا وهی أنه عند مسك المقاومة بین أصابعك لتقرأ قیمتها، دائما إبحث عن حلقة الدقة أولا التی تكون

ذهبي أو فضى واجعلها ناحية اليمين ثم ابدأ فى قراءة الحلقات من اليسار كما أشرنا. إذا كانت هذه المقاومة لا تحتوى حلقة للدقة فاجعل المساحة الفاضية من جسم المقاومة التي لا تحتوى حلقات ألوان ناحية اليمين ثم ابدأ.




#### ثانيا: المقاومات المتغيرة


#### Potentiometer


توجد المقاومات المتغيرة فى أشكال وقيم عديدة وفى الغالب تكون الأشكال مناسبة لطبيعة الوضع أو المكان الذى تستخدم فيه هذه المقاومة. فمقاومة التحكم فى شدة الصوت مثلا تختلف

فى الشكل عن مقاومة التحكم فى سرعة موتور من حيث الشكل فقط. المقاومات المتغيرة تكون عبارة عن طرف منزلق يتحرك بين طرفين ثابتين كما فى شكل  $(1-\Lambda)$ . العلاقة بين حركة المنزلق والتغير الحادث فى قيمة المقاومة تكون خطية أو غير خطية. فى حالة العلاقة غير الخطية فإن التغير فى قيمة المقاومة لا يقابل تغير خطى فى حركة منزلق المقاومة وهذا هو النوع الشائع




من المقاومات المتغيرة وهي رخيصة الثمن. النوع الثاني من المقاومات المتغيرة هو النوع الخطى والذي يعنى أن أى تغير في حركة المنزلق يعطى تغير في قيمة المقاومة متناسب خطيا مع هذه الحركة. هذا النوع أغلى سعرا من النوع السابق ويستخدم في التطبيقات التي تحتاج لتغيرات دقيقة في قيمة المقاومة. شكل (1-9) يبين العديد من الأشكال المتاحة في السوق من المقاومات الخطية. هناك أشكال عديدة أخرى لا يتسع المكان لحصرها هنا.






#### ثالثا: شبكة المقاومات Resistor Network



شبكة المقاومات كما في شكل (١١ - ١١) تحتوى عدد من المقاومات المتساوية الموصلة مع بعضها بطريقة معينة داخل نفس المحتوى. شكل (١- ١٢) يبين الطرق المختلفة لتوصيل هذه المقاومات مع بعضها داخليا. شكل (١- ١١أ) مثلا يبين توصيل كل المقاومات في نقطة واحدة عامة والطرف الثابي لكل مقاومة والطرف العام تخرج كأطراف من المحتوى. شكل (۱- ۱۲ب) يبين أن كل مقاومة تم إخراج طرفيها من المحتوى. حاول دراسة باقى طرق التوصيل في شكل (١- ١٢) للتعرف على الطرق المختلفة الأخرى للتوصيل. نؤكد هنا على أن كل المقاومات داخل الشبكة تكون متساوية. تستخدم

شبكة المقاومات في الكثير من التطبيقات التي تتطلب هذه المقاومات مثل توصيل مقاومات على التوالي مع مجموعة من الدايودات المضيئة LED.


شكل (١- ١٣) يبين صورا لمقاومات متغيرة تستخدم في بعض الأغراض الخاصة مثل التحكم في الصواريخ وسفن الفضاء والأزرع الآلية (الروبوت) حيث تكون هذه المقاومات متناهية الدقة.






## Capacitors المكثفات الكهربية

توجد المكثفات الكهربية في الكثير من الأشكال ومنها الثابت القيمة والمتغير ويتم تصنيفها بطرق عديدة، فهي إما أن تصنف على حسب فرق الجهد الذي يمكن أن تتحمله، أو على حسب طريقة التصنيع. قيمة المكثف إما أن تكتب على جسم المكثف إذا كان الوضع يسمح بذلك أو يتم قراءتما عن طريق شفرة ألوان كماكان يحدث في حالة قراءة قيمة المقاومات. شكل (١- ١٤) يبين طريقة ترتيب الألوان على جسم المكثف حسب شكله. كما في الشكل نجد أن هناك ٥ حلقات أو ٥ ألوان وهذه الألوان يتم تمييزها بالحروف A, B, C, D, E من اليسار كما في شكل (١- ١٤). الحرف A يمثل المعامل الحراري للمكثف، أي مقدار التغير في قيمته نتيجة التغير في درجة الحرارة. الحرف B هو الرقم الأول من القيمة. الحرف C يمثل الرقم



الثاني من القيمة. الحرف D يمثل معامل الضرب أو بمعنى آخر عدد الأصفار. الحرف E يمثل الدقة في قيمة المكثف. القيمة المحسوبة من هذه الشفرة تكون بالبيكوفاراد PF. القيمة العددية لكل لون هي نفس القيم المستخدمة مع المقاومات كما في شكل (١- ٦). عدد الألوان على جسم المكثف من الممكن أن يكون ثلاثة أو ستة وفي كل حالة تبقى الشفرة كما هي. شكل (١- ١٥) يبين طريقة أخرى لوضع الألوان على جسم المكثف حيث توضع في صورة دوائر كما في الشكل وترتب تبعا لسهم يرسم على جسم المكثف كما في الشكل أيضا. هناك ٣ دوائر مهمة، الأولى والثانية تمثل الرقم الأول والثاني والدائرة الثالثة تمثل عدد الأصفار التي توضع على يمين الرقمين السابقين كما كان الحال مع كود المقاومات. شكل (١- ١٦) يبين بعض الصور المختلفة والشائعة للمكثفات.




#### 1- \$ الدوائر التكاملية Integrated Circuits, ICs

كل واحدة من الدوائر المنطقية التي سنتكلم عنها في هذا الكتاب متاحة في صورة شرائح إلكترونية. من مميزات وضع هذه الدوائر في شرائح إلكترونية أنها ستكون صغيرة الحجم ورخيصة الثمن يمكن الاعتماد عليها في الكثير من ظروف التشغيل reliable، كما أن معظم هذه الشرائح تستهلك القليل من القدرة الكهربية. لذلك لزم علينا أن نعرض للأشكال المختلفة للشرائح الإلكترونية المتاحة في الأسواق وكيفية قراءة وترتيب أطراف هذه الشرائح حتى نستطيع التعامل معها معمليا .




الكثير منا ينظر إلى الحجم الأسود لأى شريحة على أن هذا هو حجم الشريحة الأصلي، ولكن الحقيقة هي أن هذا الجسم الأسود يكون عادة من مادة عازلة تغطى أو تغلف الجسم الحقيقي للشريحة الموجود بالداخل وهذا الجسم في العادة يكون صغيرا جدا بالنسبة لهذا الغلاف الأسود الموجود فقط لكي يتمكن المصنع من إخراج الأطراف المختلفة للشريحة بطريقة مريحة للمستخدم. شكل (١- ١٧) يوضح ذلك.



هناك أكثر من طريقة لتغليف الشرائح الإلكترونية، أولها وأكثرها شيوعا هي الشرائح ذات الأطراف النافذة أو الخارمة. في هذه الحالة لابد من عمل خرم أو فتحة لكل طرف من أطراف الشريحة على اللوحة ينفذ منها الطرف ويتم لحامة أو


تثبيته من الناحية الأخرى للوحة التثبيت. أى أن الشريحة تكون موجودة على أحد أوجه اللوحة والأطراف مثبته على الوجه الآخر لها. من الأشكال الشائعة لذلك الشرائح المعروفة بذات الصفين النافذة ,Dual In line Package الموضحة في شكل (١٨ -١١).

النوع الثاني من الشرائح هو الشرائح السطحية أو غير النافذة وهي لا تحتاج لتخريم اللوحة لتثبيتها ولكنها تثبت مباشرة على نفس السطح الموجودة عليه. وهذه بالطبع تكون أفضل في




الكثير من التطبيقات لأنها ستوفر مساحة على اللوحة كما أنها في العادة تكون صغيرة الحجم. هذه الشرائح تسمى الشرائح السطحية الصغيرة Small Outline IC, SOIC. شكل (١- ١٩) يوضح مثالا لهذا النوع من الشرائح. هناك أشكال عديدة من الشرائح السطحية مثل الشرائح ذات الأرجل السلكية ,Plastic Leaded Chip Carrier

PLCC والتى تكون أطرافها عبارة عن أسلاك ملفوفة تحت جسم الشريح فى صورة الحرف PLCC كما فى شكل PLCC هناك أيضا الشريحة السيراميكية التى تكون أطرافها عبارة عن أسلاك لاصقة فى جسم الشريحة Ceramic Chip Carrier, LCCC كما فى شكل PLCC فى شكل PLCC العديد من الأشكال الأخرى الموضح بعضها فى شكل PLCC



#### ترقيم أطراف الشرائح التكاملية


في العادة تكون هناك علامة على سطح أى شريحة تشير إلى الطرف رقم ١. نمسك بالشريحة أفقيا والسطح لأعلى والعلامة ناحيتنا ثم نبدأ عد الأطراف متجهين ناحية اليمين حتى آخر الصف ثم نلف للصف المقابل ونستمر في العد متجهين ناحية اليسار كما في شكل (١- ٢١). بنفس الطريقة مع جميع أشكال الشرائح التي رأيناها، نحدد الطرف ١، نعد متجهين ناحية اليمين مع جميع أطراف الشريحة دورانيا حتى ننتهى عند الطرف المقابل للطرف ١. حاول أن تطبق ذلك مع الشرائح الموجودة في شكل (١- ٢٠) وبالذات الشريحة في شكل (١- ٢٠) حيث علامة الطرف ١ موجودة في منتصف صف وليس في أحد الأركان كما تعودنا.



#### كثافة المكونات على الشريحة

أحيانا تصنف الشرائح الإلكترونية على حسب كثافة المكونات عليها حيث تقاس هذه الكثافة بعدد الترانزستورات المكونة لهذه الشريحة. لاحظ أن جميع مكونات أى شريحة تؤول فى النهاية إلى مجموعة من الترانزستورات. من هذه التصنيفات ما يلى:


۱- الشرائح ذات التكامل الصغير الشرائح Scale Integration, SSI وهي الشرائح التي تحتوى أقل من ۱۰۰ ترانزستور، وهذه تحتوى بعض البوابات المنطقية والقلابات.




- 7- الشرائح ذات التكامل المتوسط Medium Scale Integration, MSI وهي التي تحتوى من ١٠٠٠ حتى ١٠٠٠ ترانزستور، ويتكون منها العدادات والمسجلات والمشفرات ومحللات الشفرة.
- ۳- الشرائح ذات التكامل العالى Large Scale Integration, LSI وهي التي تحتوى من ١٠٠٠٠ حتى ١٠٠٠٠ ترانزستور، ويتكون منها شرائح الذاكرة والأجيال الأولى من المعالجات.

- الشرائح ذات التكامل العالى جدا Very Large Scale Integration, VLSI وهى التي تحتوى
   من ١٠٠٠٠٠ حتى مليون ترانزستور، ويتكون منها الأجيال المتوسطة من المعالجات وشرائح الذاكرة.
- الشرائح فائقة التكامل Ultra Large Scale Integration, ULSI وهي التي تحتوى فوق المليون
   ترانزستور. الأجيال الأخيرة من المعالجات حتى كتابة هذا الكتاب وصلت كثافتها حتى ٥٠ مليون ترانزستور.

# الإشارات الانسيابية أو التماثلية والإشارات الرقمية Analog and digital signals






توجد الإشارات الكهربية في واحدة من صورتين، إما الصورة الإنسيابية (التماثلية كما يطلق عليها أحيانا) أو الصورة الرقمية. الإشارة الانسيابية هي الإشارة التي تتغير قيمتها بصورة انسيابية من قيمة إلى قيمة مارة بجميع القيم الممكنة بين القيمتين. كمثال على ذلك درجة حرارة الجو التي تتغير قمتها بين قيمة صغرى على ذلك درجة مثلا) وقيمة كبرى (٣٥ درجة مثلا). عندما تتغير درجة الحرارة من ٢٠ إلى ٣٥ درجة فإنها تمر بجميع القيم الممكنة بين هاتين القيمتين مثل ٢٠٠٠٠١ و ٢٢٠٠٠٠١ و ٢٢٠٠٠٠١ و ٣٥٠٥٥ وهكذا. أي أن درجة الحرارة تنساب من قيمة إلى قيمة أخرى بحيث أنها لابد أن تأخذ أي قيمة تخطر على بالك في المدى الذي تتغير فيه. شكل (١- ٢٢) يبين تغير هذه الإشارة مع الزمن. لاحظ أن هذه الإشارة انسيابية من حيث القيمة كما رأينا ، كما أنها انسيابية في الزمن أيضا، فهذه الدالة أيضا.

تخيل أننا بدأنا نأخذ درجة الحرارة عند فترات زمنية متساوية

ومحددة، كل نصف ساعة مثلا. كما أننا سنقرأ درجة الحرارة عند كل زمن في صورة رقم صحيح وخانة عشرية واحدة فقط. أي أن درجة الحرارة ستكون مثلا ٢٠ و ٢٠١١ و ٢٥،٩ و ٣٣،٤ وهكذا. هذا التمثيل لدرجة الحرارة نقول عنه أنه تمثيلا رقميا وهذه الإشارة. بمجرد تحويل الإشارة النه تمثيلا رقميا وهذه الإشارة نقول عنها أنها إشارة رقمية. شكل (١- ٢٣) يبين هذه الإشارة. بمجرد تحويل الإشارة الانسيابية إلى رقمية تصبح كل عينة من العينات الوضحة في شكل (١- ٢٣) عبارة عن رقم يوضع في العادة في الصورة الثنائية المكونة من وحايد وأصفار. بالرغم من أن كل الإشارات الطبيعية (درجة الحرارة والصوت والضغط وشدة الإضاءة وغيرها الكثير) موجودة في الصورة الانسيابية إلا أنه يمكن وضعها في الصورة الرقمية تمهيدا لإدخالها إلى الحاسب حتى يمكن معالجتها رقميا بالحاسب وتخزينها في صورة رقمية على أي وسط من أوساط التخزين. كلنا نرى الآن الصوت وقد تم تخزينه في الحاسب بحيث يمكن استرجاعه في أي وقت. كذلك إشارة الصورة فهناك الأفلام والأغاني المسجلة على ذاكرة

الحاسب أو على أقراص مدمجة. هناك طرق عديدة لتحويل الإشارات من الصورة الانسيابية إلى الرقمية والعكس ولكن هذا الموضع ليس هو المناسب لشرحها لأنما تحتاج لخلفيات لم يتم دراستها حتى الآن.

بعد تحويل أى إشارة إلى الصورة الرقمية (وحايد وأصفار) فإنما كإشارة جهد تأخذ مستويين فقط، مستوى يحدد الواحد، ومستوى يحدد الصفر. بذلك تصبح الإشارة الرقمية مع الزمن في صورة موجة مربعة كما في شكل (1-37). بعض الأنظمة الرقمية تخصص الجهد الأعلى للواحد والجهد الأقل للصفر، وهذه الأنظمة تسمى أنظمة المنطق الموجب positive logic كما أن بعض الأنظمة تخصص الجهد الأعلى للصفر والجهد الأقل للواحد وتسمى أنظمة المنطق السالب negative logic كما في الشكل (1-37). لاحظ الحافة الصاعدة والحافة النازلة في كل حالة.



رنين الأعلى رنين الأعلى رنين الأعلى الأعلى الأعلى الأعلى الأعلى الأعلى الأعلى الأعلى الأعلى الأدنى تجاوز الحد والرنين في الموجات المربعة

من الأشياء الغير مرغوب فيها التي يمكن أن تحدث مع الموجات المربعة هو تجاوز الحدود عند الحافة الصاعدة أو النازلة والرنين أيضا الذى يكون عبارة عن موجة جيبية تموت بعد فترة زمنية كما في شكل (1-77). هذه العيوب تظهر في العادة نتيجة وجود مكثفات طفيلية غير مرغوب فيها في الدائرة.

# ١-٦ الأجهزة المستخدمة لاختبار الدوائر الرقمية


سنعرض هنا سريعا لبعض الأجهزة الكثيرة الاستخدام في اختبارات وقياسات الإشارات عموما والرقمية بالذات، ونؤكد على أننا لن نشرح هذه الأجهزة بالتفصيل لأن المكان المخصص لذلك هو مقرر قياسات ولكننا سنعرض شرحا سريعا مع صورة تبين كل واحد من هذه الأجهزة.

#### مبين الذبذبات (الأوسولوسكوب) Oscilloscope

يعتبر الأوسولوسكوب من أكثر أجهزة القياس استخداما في معامل الإلكترونيات. يستخدم الأوسولوسكوب لبيان شكل الموجة الكهربية وكيفية تغيرها مع الزمن حيث يعرض العلاقة بين الجهد (أو التيار) مع الزمن. يمكن بذلك تحديد تردد

الموجة ومقدار جهدها وزمن الارتفاع وزمن الانخفاض، كما يمكن ملاحظة أي تشويه في شكل الموجة. يمكن كذلك

عرض موجتان في نفس الوقت وملاحظة العلاقة بينهما. فمثلا يمكن عرض دخل الدائرة وخرجها في نفس الوقت وملاحظة الفرق بينهما لمعرفة إذا كان هناك إزاحة في زاوية الطور بينهما أو إذا كان كل منهما معكوس الآخر، وعلاقة التردد بين كل منهما. شكل وعلاقة التردد بين كل منهما. شكل بقناتين. هناك بعض الأوسولوسكوب بقناتين. هناك بعض الأوسولوسكوب الغالية الثمن التي تحتوى على ثلاث قنوات أو أربع قنوات وليس أكثر من ذلك.




شكل (۱- ۲۷) الأوسولوسكوبOscilloscope

#### المخلل المنطقي Logic analyzer

يستخدم المحلل المنطقى فى دوائر المعالجات أو الحاسبات بكثرة نظرا لوجود الكثير من الإشارات التى يلزم رؤيتها كلها فى نفس الوقت لتحليلها ومعرفة العلاقات بينها مثل الإشارات على خطوط مسار البيانات أو مسار العناوين أو خطوط التحكم. يمكن استخدام المحلل المنطقى فى أكثر من طريقة لعرض الإشارات كما يلى:

ر المنطقى المخلل المنطقى كأوسولوسكوب حيث يمكن



عرض الإشارة مع الزمن ويمكن عرض أكثر من إشارة في هذه الطريقة قد يصل إلى ٤ إشارات في نفس الوقت.

٧- يستخدم المحلل المنطقى لبيان المخطط الزمنى لعدد من الإشارات يصل إلى ١٦ و ٣٢ إشارة فى نفس الوقت. المخطط الزمنى فى هذه الحالة يبين العلاقة الزمنية لكل إشارة وهل هى واحد أم صفر عند أى لحظة زمنية. عرض الإشارات يختلف عن الحالة السابقة حيث لا يبين تفاصيل مقدار الإشارة إلا أنما صفر أم واحد. هذه الحالة مهمة جدا فى بيان إشارات البيانات أو العناوين فى المعالجات أو الحاسبات.

- ٣- يمكن للمحلل المنطقي أن يعرض أكثر من إشارة بطريقة الأوسولوسكوب كما في الطريقة الأولى وفي نفس الوقت يعرض باقى الإشارات في نظام المخطط الزمني كما في الحالة الثانية.
- ٤- يمكن للمحلل المنطقى أن يعرض الإشارات بنظام جدول الحقيقة حيث يعرض الإشارات عبارة عن وحايد وأصفار مكتوبة وليست في مخطط زمني كما في الحالة الثانية. شكل (١- ٢٨) يبين رسما توضيحيا للمحلل المنطقي.

#### المبين المنطقي Logic probe

هذا المبين عبارة عن أداة سهلة وبسيطة تمسك في اليد وهي في حجم القلم العادي تستخدم لاختبار نقطة معينة في الدائرة لمعرفة هل الجهد عند هذه النقطة واحد أم صفر أم عبارة عن نبضات حيث يتم بيان كل حالة على لمبة بيان معينة مع صوت رنيني معين لكل حالة. شكل (١ - ٢٩ أ و ب) يبين شكلين مختلفين لهذا المبين. هذا المبين رخيص الثمن ويمكن أن يكون في متناول أي واحد من الهواة.

#### حاقن النبضات Pulse injector

حاقن النبضات يشبه المبين المنطقي تماما سوى أنه يمكن به حقن نبضات عند نقطة معينة في الدائرة كدخل لهذه الدائرة حيث يمكن ملاحظة استجابة الدائرة لهذه النبضات عند أي خرج من مخارج الدائرة. شكل (١- ٢٩ ج) يبين هذا الحاقن.



#### جهاز القياس متعدد الأغراض

#### Multimeter

هذا الجهاز من الأجهزة كثيرة الاستخدام في اختبار الدوائر الإلكترونية سواء الرقمية أو غير الرقمية. يمكن بهذا الجهاز قياس المقاومة بالأوم وقياس التيار وفرق الجهد سواء كان متردد أو مستمر. يتميز هذا الجهاز بصغر حجمه ورخص ثمنه بحيث يمكن أن يكون في متناول أي هاوي. شكل (١-



٣٠) يبين صورة لهذا الجهاز. هذا الجهاز منه الأنواع الرقمية كما في الشكل أو الأنواع الانسيابية ذات المؤشر.

#### مولد ذبذبات Function generator

لابد أن يحتوى أى معمل للإلكترونيات على أجهزة توليد الذبذبات بالأشكال المختلفة سواء الموجات الجيبية أو المربعة أو المثلثة أو الموجات TTL القياسية، مع إمكانية تغيير كل من تردد ومقدار أى واحدة من هذه الموجات. شكل (١- ٣١) يبين مولد الذبذبات.

#### مصدر قدرة Power supply

لابد أن يحتوى أى معمل للإلكترونيات على مصادر قدرة تستخدم لتشغيل أى دائرة أو نظام إلكتروني تنوى اختباره أو تشغيله. في العادة تعطى مصادر القدرة جهدا متغيرا يمكن التحكم فيه أو جهدا ثابتا ٥ فولت يستخدم لتغذية الدوائر الرقمية بالذات. شكل (١- ٣٢) يبين أحد مصادر القدرة. تباع الآن في محلات الإلكترونيات دوائر مصادر قدرة بسيطة وصغيرة الحجم ورخيصة الثمن كافية جدا للاستخدام مع المشاريع الشخصية التي ينفذها أى واحد من الهواة.



شکل (۱- ۳۱) مولد ذبذبات generator



#### ٧-١ تمارين

- حاول قراءة العديد من المقاومات ذات الألوان المتاحة في المعمل أو على أي لوحة إلكترونية يمكنك العثور عليها.
- ٣- بعد قراءة كل مقاومة في التمرين السابق عن طريق ألوانها حاول قياسها باستخدام الجهاز متعدد الأغراض، وقارن
   بين النتيجتين. هل هناك خطأ؟ وهل هذا الخطأ يقع في المدى المحدد لدقة المقاومة؟
  - ٤- حاول توصيل أكثر من مقاومة على التوالى، ثم على التوازي وقس قيمة المقاومة الناتجة في كل حالة.
    - ٥- أعد التمارين ١ و ٢ و ٣ ولكن هذه المرة على المكثفات.

- حلى أى لوحة من اللوحات الإلكترونية حاول التعرف على أنواع الشرائح الإلكترونية المثبتة عليها.
  - ٧- حاول التعرف على كل أجهزة القياس الموجودة في المعمل أو الورشة التي تتدرب فيها.
- ٨- وصل مولد الذبذبات على الأوسولوسكوب ولاحظ الأشكال المختلفة للموجات التي ينتجها المولد.
- ٩- حاول قياس تردد ومقدار كل إشارة وقارن القراءة التي تحصل عليها من على الأوسولوسكوب مع القراءة الموجودة على زر المولد.

# الفصل الثاني



أنظمة العد

**Numbering Systems** 

#### ١-٢ مقدمة

نحن نعيش في عالم من الأرقام العشرية التي تتكون من العشرة أرقام الشهيرة صفر حتى تسعة. فلماذا ارتبطنا بحذا النظام؟ ولماذا توقفت صورة الأرقام عند تسعة؟ هل هذا له علاقة بأن أصابع اليد عشرة؟ لا أحد يدرى ... ربما ! السؤال الآن هو: هل من الممكن أن نستخدم نظام آخر للعد غير النظام العشرى decimal ... وبها ! السؤال الآن هو: هل من الممكن أن نستخدم نظام آخر للعد غير النظام العشرى العشرى system اليدكانت اثنين بدلا من عشرة!. كيف سيكون العد في ظل هذا النظام، وكيف سنجمع أو نطرح في هذه الحالة؟ ولماذا النظام الثنائي binary system فقط؟ ماذا لو فرضنا نظام عد آخر يتكون من ثمانية أرقام، الصفر حتى سبعة (النظام الثماني octal system)! أو النظام الستعشرى المناعم عد آخر. سنرى بالتفصيل في هذا الذي يتكون من ستة عشرة رقما، صفر حتى ٥١، أو حتى أي نظام عد آخر. سنرى بالتفصيل في هذا الفصل كيفية استخدام أي نظام عد يختلف عن النظام العشرى. المفاجأة كما سنرى هي أن بعض هذه الأنظمة تكون مفيدة جدا في بعض المواقف، فالنظام الشائي مثلا هو النظام المستخدم بكثرة في أنظمة الحاسبات، وشاع استخدام النظام الثماني والنظام الستعشرى كذلك، ومعظم تعاملنا في هذا الكتاب سيكون مع الأرقام الثنائية كما سنرى.

#### T-۲ النظام العشرى T-۲

لابد من المرور على نظام العد العشرى وحقائق استخدامه حتى نستخدم هذه الحقائق ونعممها للحصول على أنظمة العد الأخرى. إننا في النظام العشرى نستخدم عشرة أرقام من صفر حتى تسعة للتعبير عن الكميات من صفر حتى تسعة. عندما نعبر عن كميات أكبر من التسعة نستخدم عددا مركبا من نفس الأرقام من صفر حتى تسعة ولكن في هذه الحالة فإن موضع الرقم داخل العدد يكون له وزنا معينا. فمثلا العدد أو الكمية ١٥ تتكون من رقمين الواحد والخمسة ولكن الخمسة هنا موجودة في موقع أو في خانة العشرات التي يوزن كل واحد فيها بعشرة، لذلك فإن الخمسة في هذه الخانة تمثل خمسين. بينما الواحد يوجد في خانة الآحاد التي يمثل كل واحد فيها بنفس قيمته أى بواحد. لذلك فإن الرقم ١٥ يمكن أن نكتبه على هذه الصورة:

 $51=5 \times 10+1 \times 1$ 

وهكذا تم استحداث خانات جديدة مثل خانات المآت التي يمثل كل واحد فيها بماءة وخانة الآلاف التي يمثل كل واحد فيها بألف، وهكذا نرى أن هذه الخانات عبارة عن قوى أو أسس الرقم عشرة التي نقول عنها أنها قاعدة هذا النظام. الكمية ٩٩ كمثلا يمكن كتابتها كما يلي:

 $499 = 4x10^2 + 9x10^1 + 9x10^0$ 

وكذلك الكمية 87535 يمكن كتابتها على الصورة:

 $87535 = 8 \times 10^4 + 7 \times 10^3 + 5 \times 10^2 + 3 \times 10^1 + 5 \times 10^0$ 

إذا كانت الكمية العشرية تحتوى كسرا فإن الأرقام الكسرية التي على يمين العلامة العشرية تكتب منسوبة إلى قوى سالبة من الرقم أو القاعدة ١٠ كما يلى:

 $535.25 = 5 \times 10^2 + 3 \times 10^1 + 5 \times 10^0 + 2 \times 10^{-1} + 5 \times 10^{-2}$ 

وهكذا يمكن التعبير عن أى كمية بالأرقام من صفر حتى تسعة عن طريق فرض قيمة معينة لموضع الرقم داخل الكمية أو داخل العدد. قبل أن نترك النظام العشرى decimal إلى النظام الثنائي binary نؤكد على أن هذا النظام به عشرة أرقام صفر حتى تسعة، وقاعدة هذا النظام هي العشرة.

# Binary system نظام العد الثنائي ۳-۲

في النظام الثنائي يوجد رقمان فقط وهما الصفر 0 والواحد 1. معنى ذلك أن أي كمية أكبر من الواحد سنعبر عنها بعدد مركب من الأصفار والوحايد ولكن موضع كل صفر أو واحد سيكون له قيمة معينة هنا. أي أننا سنعتبر كل خانة يوجد فيها أي صفر أو واحد بقيمة معينة أخرى، هذه القيم ستكون قوى الرقم أو القاعدة 2 مثل قوى الرقم ١٠ في النظام العشري كما سبق. يتضح ذلك من الأمثلة التالية:

$10=1 \times 2^1 + 0 \times 2^0 = 2$	(۱	_	- 1	۲)	ì
10-172 +072 -2	١ ١		1	١,	,

$$101 = 1x2^{2} + 0x2^{1} + 1x2^{0} = 5$$
 (7 - 7)

$$101011 = 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = 43 \text{ (-Y)}$$

وهكذا أمكن التعبير عن أى كمية في النظام الثنائي بفرض قيمة للموضع أو الخانة التي يوجد بها الرقم الثنائي مضروبا في أحد قوى الرقم 2.

الآن يمكننا العد بالنظام الثنائى باتباع نفس نظام العد العشرى حيث كنا نعد من صفر حتى تسعة ثم نبدأ خانة جديدة وهى خانة العشرات ونضع بما واحد ونستمر فى العد ١٠،١،١،٠٠٠ حتى ١٩ بعدها نزيد واحد فى خانة العشرات ونستمر فى العد ٢٠،١،١، وهكذا حتى ٩٩ بعدها نفتح خانة جديدة (المئات) ونستمر فى العد ١٠،١،١،٠٠٠ وهكذا بنفس الطريقة بعدها نفتح خانة جديدة (المئات) فى نبدأ خانة جديدة وهكذا. بنفس الطريقة

الأرقام العشرية	الأرقام الثنائية				
العشرية					
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	
14	1	1	1	0	
15	1	1	1	1	
1	جدول ۲-۱				

سنعد في النظام الثنائي 0، 1 ثم نبدأ خانة جديدة 10، 11، ثم نبدأ خانة جديدة 100، 101،... حتى 11 ثم نبدأ خانة جديدة، وهكذا نستمر في العد. جدول ٢-١ يبين الأعداد من صفر حتى ١٥، والقيمة العشرية المقابلة لكل عدد. لاحظ في هذا الجدول أننا لكي نعد من صفر حتى ١٥ يلزمنا أربع خانات ثنائية. الآن يمكن كتابة القاعدة التالية:

أكبر قيمة عشرية يمكن أن نصل إليها لعدد معين من الخانات الثنائية تساوى  $(2^n-1)$  حيث n هى عدد الخانات الثنائية. فإذا كانت n=4 فأكبر عدد يمكن أن نصل إليه هو ١٥ وإذا كانت n=6 فأكبر قيمة هى n=6 وهكذا.

#### ٢-٣-٢ طريقة التحويل من النظام الثنائي إلى النظام العشرى

طریقة التحویل من النظام الثنائی إلی العشری سهلة ومباشرة ولقد رأیناها فی المعادلات (Y-1) و (Y-1) و (Y-1) و (Y-1) و نسوق مثال آخر نوضح به هذه الطریقة:

 $11011_2 = 1x2^4 + 1x2^3 + 0x2^2 + 1x2^1 + 1x2^0 = 27_{10}$ 

الرقم الجانبي بعد أى عدد يدل على نوع هذا العدد، فالرقم ٢ الجانبي يعنى أن هذا العدد ممثل في النظام الثنائي والرقم ١٠ يعنى أن هذا العدد ممثل في النظام العشرى. الخانة في النظام الثنائي التي تأخذ صفر أو واحد تسمى بت. أول خانة من اليمين تسمى الخانة ذات القيمة الصغرى .Most significant bit, MSB وآخر خانة ناحية اليسار تسمى الخانة ذات القيمة العظمى LSB وآخر خانة ناحية اليسار تسمى الخانة ذات القيمة العظمى على كسر مثل 11011.1101 فإن المكافئ العشرى في هذه الحالة يمكن حسابه كالتالى:

 $11011.1101 = 1x2^{4} + 1x2^{3} + 0x2^{2} + 1x2^{1} + 1x2^{0} + 1x2^{-1} + 1x2^{-2} + 0x2^{-3} + 1x 2^{-4}$ = 16 + 8 + 2 + 1 + 0.5 + 0.25 + 0.0625= 27.7135

حيث النقطة في الرقم الثنائي سنطلق عليها العلامة الثنائية بدلا من العلامة العشرية في حالة النظام العشري.

#### ٢-٣-٢ التحويل من النظام العشرى إلى النظام الثنائي

الطريقة الأولى للتحويل من نظام عشرى إلى نظام ثنائى هى عن طريق تحويل الرقم العشرى إلى مجموعة من أوزان الرقم ٢ ابتداء من  $2^0$  ثم  $2^1$  ثم  $2^2$  وهكذ. إن وجد رقم مقابل لواحد من هذه الأوزان توضع الخانة المقابلة بواحد وإن لم يوجد توضع الخانة المقابلة بصفر فالرقم ٩ مثلا عبارة عن  $2^1$  حيث الثمانية هى  $2^3$  والواحد هو  $2^0$  وعلى ذلك فالرقم ٩ مكن وضعه على الصورة:

 $2^3 \ 2^2 \ 2^1 \ 2^0$ 

1 0 0 1


وهذه هي بعض الأمثلة الإضافية لذلك:

$$12=8+4=2^{3}+2^{2}=1100$$

$$25=16+8+1=2^{4}+2^{3}+2^{0}=11001$$

$$58=32+16+8+2=2^{5}+2^{4}+2^{3}+2^{1}=111010$$

$$82=64+16+2=2^{6}+2^{4}+2^{1}=1010010$$



هذه الطريقة في العادة تستخدم مع الأرقام الصغيرة، أما مع الأرقام الكبيرة فطريقة القسمة المتتالية على ٢ هي الأنسب للتحويل من النظام العشرى إلى النظام الثنائي. في هذه الطريقة نقسم الرقم العشرى على ٢ على مرات متتابعة. في كل مرة سيتبقى إما واحد أو صفر هذا الباقي يمثل بتات الرقم الثنائي من اليمين إلى اليسار، أما ناتج القسمة فنأخذه ونقسمه على ٢ مرة أخرى إلى أن يؤول ناتج القسمة إلى صفر. شكل (٢- ١) يوضح هذه العملية. نلاحظ من هذا الشكل أنه تم قسمة الرقم ١٢ على ٢ فكانت

النتيجة تساوى ستة والباقى صفر يمثل أول بت في العدد الثنائي من اليمين، بعد ذلك أخذنا الرقم ٦

0.0101 الناتج الصحيح 0.0101 0.3125 x 2 = 0.625 0 0 0.625 x 2 = 1.25 1 0.25 x 2 = 0.5 0 0.5 x 2 = 1.0 1 0.0 1 0.5 x 2 = 1.0 1 0.0 وقسمناه على ٢ مرة أخرى فكان الناتج ٣ والباقى صفر الذى يمثل البت الثانية فى العدد الثنائى، بعد ذلك قسمنا ٣ على ٢ فكان الناتج واحد والباقى واحد يمثل الخانة الثالثة فى العدد الثنائى، وأخيرا أخذنا الرقم وقسمناه على ٢ فكان الناتج صفر والباقى واحد وهذا يمثل الخانة رقم ٤ والأخيرة فى العدد الثنائى.

العشري إلى النظام الثنائي يمكن اتباع طريقة الأوزان للرقم ٢ عن طريق وضع الرقم العشري في صورة مجموعة

من الكسور كل منها أحد قوى الرقم ٢ السالبة ولكن هذه الطريقة تكون في العادة أصعب. لذلك نفضل استخدام الطريقة الثانية وهي طريقة الضرب المتتالي في ٢. في هذه الطريقة نضرب الكسر في ٢ فإذا ظهر واحد صحيح في نتيجة الضرب، نضع هذا الواحد في الرقم الثنائي، وإذا لم يظهر واحد صحيح نضع صفر في الرقم الثنائي، بعد ذلك نأخذ الكسر الناتج ونجرى عليه نفس العملية، وهكذا إلى أن يتلاشى الكسر أو نكتفي بعدد معين من الخانات بعد العلامة الثنائية. شكل (٢-٢) يبين هذه الطريقة بوضوح. في هذا الشكل نريد تحويل الكسر في ٢ فكان الناتج هو الشكل نريد تحويل الكسر في ٢ فكان الناتج هو

الحمل الناتج 0+0=0 0 0+1=1 0 1+0=1 0 1+1=0 1 0 1+1=0 1 شكل (٢-٣) القوانين الأساسية لعملية الجمع الثنائى

الحمل ── 1 1
0 1 1
+011
1 1 0
شکل (۲- ۶) مثال
لعمليات الجمع الثنائي

0.625 أى صفر صحيح، لذلك فإن أول خانة في الكسر الثنائي ستكون صفر كما في الشكل. بعد ذلك نأخذ الكسر 0.625 ونضربه في ٢ فيكون الناتج هو 1.25 وهو عبارة عن واحد صحيح يوضع في الخانة الثانية للرقم الثنائي، ونأخذ

الكسر 0.25 ونضربه في ٢ مرة أخرى فيكون الناتج هو 0.5 فنضع

صفر في الرقم الثنائي ونضرب الكسر 0.5 في ٢، فيكون الناتج هو 1.0 فنضع واحد في الرقم الثنائي ونضرب طالما أن الكسر الناتج أصبح صفرا. وعلى ذلك فالكسر الثنائي سيكون 0.0101.

#### ٣-٣-٢ العمليات الحسابية في النظام الثنائي

سنرى في هذا الجزء كيفية إجراء العمليات الحسابية الأساسية، الجمع والطرح والضرب والقسمة، في النظام الثنائي لما في ذلك من أهمية في التعامل مع الإشارات الثنائية داخل الحاسب كما سنرى في الفصول القادمة.

# أولا: الجمع الثنائي

القوانين الأساسية لجمع خانتين ثنائيتين موضحة في شكل ( $\Upsilon$ ). نلاحظ من هذا الشكل أن جميع هذه العمليات تعطى صفرا في الحمل ما عدا العملية الأخيرة وهي جمع 1+1 التي تعطى مجموع أو ناتج يساوى صفر وحمل يساوى واحد. بتطبيق هذه القوانين يمكن إجراء عمليات الجمع على أي عددين كما في شكل ( $\Upsilon$ ) الذي يبين عملية جمع الرقمين 011 و 011

والتي تعطى الناتج 11 . القاعدة هي أنه كلما تم جمع واحد زائد واحد فإن الناتج يكون صفرا في نفس العمود ويتم حمل واحد إلى الخانة أو العمود التالي كما في الشكل. في شكل (٢- ٤) حاصل جمع العمود الأول يعطى ناتج صفر وحمل واحد يجمع مع العمود الثاني. حاصل جمع العمود الثاني 1+1+1 يعطى واحد وحمل واحد للخانة الثالثة، وحاصل جمع العمود الثالث 0+0+1 يعطى واحد وحمل صفر حيث تنتهى العملية. في وجود الحمل من أي عمود للعمود التالي فإنك ستجمع ثلاث بتات وناتج الجمع لثلاث

بتات موضح فی شکل (۲- ٥).

#### $10 \longrightarrow 10$ الاستلاف 1 0 1 - 0 1 1 0 1 0 شکل (۲-۷) مثال لعمليات الطرخ الثنائي

#### ثانيا: الطرح الثنائي

القوانين الأساسية للطرح موضحة في شكل (٢- ٦). نلاحظ من هذا الشكل أن الاستلاف دائما صفر ما عدا

الحالة التي يتم فيها طرح واحد من صفر حيث أنه في هذه الحالة

يكون الناتج واحد والاستلاف borrow واحد أيضا. لاحظ أنه عند استلاف واحد من عمود إلى العمود الذي على يمينه فإن هذا الواحد يكون باثنين (يكافئ عملية استلاف الواحد بعشرة في النظام العشري). شكل (٢- ٧) يوضح مثال لطرح الرقم 011 من الرقم 101 حيث كان الناتج هو 010. في العمود الأول من اليمين تم طرح واحد من واحد فكان الناتج صفرا. في العمود الثاني تم طرح واحد من صفر لذلك لزم استلاف واحد باثنين (10) كما في الشكل حيث تم طرح واحد من اثنين فكان الناتج واحد. في العمود الثالث تم طرح صفر من صفر فكان الناتج صفراً وعلى ذلك كانت النتيجة النهائية هي 010 كما في الشكل.

#### $0 \times 1 = 0$ $1 \times 0 = 0$ $1 \times 1 = 1$

الناتج

شكل (٢- ٦) القوانين

الأساسية لعملية الطرح

الثنائي

الناتج

0 - 0 = 0

1 - 1 = 0

1 - 0 = 1

0 - 1 = 1

الاستلاف

0

 $\mathbf{0}$ 

0

1

شكل (٢- ٨) القوانين

 $0 \times 0 = 0$ 

الأساسية لعملية الضرب الثنائي

1011

x 1001 1011 0000 0000 1011 1100011 شکل (۲- ۹) مثال للضرب الثنائي

# ثالثاً: الضرب الثنائي

شكل (٢- ٨) يبين العمليات الأساسية للضرب الثنائي. نلاحظ أن ناتج الضرب دائماً صفر إلا عندما يكون الطرفين وحايد. عند ضرب أي رقمين نتبع نفس طريقة الضرب في النظام العشري حيث نضرب خانات المضروب في المضروب فيه خانة بعد خانة مع الإزاحة ناحية اليمين بمقدار خانة ثم

نقوم بالجمع كما فى شكل (٢- ٩) الذى يبين عملية ضرب الرقمين 1011 و1001 حيث كان الناتج هو 1100011.

#### رابعاً: القسمة الثنائية

القسمة فى النظام الثنائى تتم بنفس طريقة النظام العشرى. شكل (٢- ١٠) يبين مثالا لذلك حيث تم قسمة الرقم 1110 على الرقم 10 حيث كانت النتيجة تساوى 111.

#### 111 10 10 011 10 010 10 00 شكل (۲- ۲) مثال

# ٢-٤ المتمم الأحادى والمتمم الثنائي

#### Ones and twos complement

المتممات الأحادية والثنائية مفيدة جداً في تمثيل الأرقام السالبة وفي

إجراء العمليات الحسابية التي تتم داخل الحاسب. المتمم الأحادى لأى رقم نحصل عليه ببساطة عن طريق عكس كل واحد إلى صفر، وكل صفر إلى واحد كما في المثال التالي:

المتمم الثنائي لأى رقم ثنائي يمكن الحصول عليه بإضافة واحد للمتمم الأحادى لهذا الرقم كما في المثال التالى:

هناك طريقة بسيطة وسهلة للحصول على المتمم الثنائي مباشرة في خطوتين كما يلي:

١- ابدأ من ناحية اليمين للرقم المطلوب إيجاد المتمم الثنائي له واكتب بتاته كما هي حتى أول
 واحد تقابله اكتبه كما هو أيضاً.

٢- كل البتات بعد أول واحد، إعكسها فتحصل على المتمم الثنائي.

كمثال على ذلك الرقم 10111000:

١- من أقصى اليمين هناك ٣ أصفار مع أول واحد نكتبها كما هي كالتالي: 1000.

٢- ثم كل البتات بعد ذلك يتم عكسها فنحصل على 01001000 وهو المتمم الثنائي للرقم المعطى.

كمثال آخر على ذلك نفترض الرقم 011:

١- نبدأ من ناحية اليمين أول بت واحد نكتبها كما هي.

٣- ثم نعكس كل البتات بعد ذلك فنحصل على الرقم 101 الذي يمثل المتمم الثنائي للرقم المعطى.

# ٧-٥ الأرقام السالبة والموجبة في النظام الثنائي

لا تخلو العمليات الحسابية في الحاسبات من جمع أو طرح أو ضرب أو قسمة أرقام قد تكون سالبة وقد تكون موجبة. فمثلا ما هي نتيجة جمع الرقمين (-9) + (-9), وهكذا فإن هناك حاجة ضرورية للتعبير عن الإشارة في الأرقام الثنائية. بالطبع فإن العلامة (+) و (-) غير معرفة في النظام الثنائي فما هو العمل؟ في النظام الثنائي تم التعارف على أن تعتبر آخر بت في الرقم من ناحية اليسار هي بت الإشارة. فإذا كانت هذه البت تساوى واحد فالرقم سالب. بعد ذلك هناك ثلاث طرق للتعبير عن الرقم كما يلي:

#### ٢-٥−٢ النظام الأول: نظام مقدار الإشارة Sign magnitude

في هذا النظام تعتبر خانة الإشارة هي الخانة التي في أقصى يسار الرقم وباقى البتات تمثل مقدار هذا العدد. فمثلا الرقم 0101، فيه خانة الإشارة تساوى 0 فالرقم موجب وباقى الرقم هو 101 الذى يمثل القيمة 5، إذن فهذا الرقم عبارة عن 5+. بينما الرقم 1101 فيه خانة الإشارة تساوى واحد والبتات 101 تمثل 5، إذن فالرقم الثنائي 1101 يمثل الرقم (5-) أى أن الفرق الوحيد بين الرقمين 5+، 5- هو الواحد أو الصفر في الخانة الموجودة في أقصى اليسار. أى أنه في نظام مقدار الإشارة للتعبير عن الأرقام السالبة والموجبة ، فإن كل من الرقمين السالب والموجب يكون لهما نفس شكل البتات و يختلفان فقط في بت الإشارة.

#### ٢-٥-٢ النظام الثاني: نظام المتمم الأحادي

في هذا النظام يمثل الرقم السالب بالمتمم الأحادى لنظيره الموجب فمثلا الرقم 0101 يمثل (5+) لأن آخر بت على اليسار تساوى صفر، وعلى ذلك فالمتمم الأحادى للرقم السابق وهو 1010 يمثل الرقم (5-).

#### ٣-٥-٢ النظام الثالث: نظام المتمم الثنائي

في هذا النظام يمثل الرقم السالب بالمتمم الثنائي لنظيره الموجب. فمثلا الرقم 0101 يمثل الرقم (5+) والمتمم الثنائي له هو 1011 يمثل الرقم (5-). نظام المتمم الثنائي هو الأكثر استخداما في الأنظمة الرقمية كما سنرى فيما بعد.

#### مثال

ما هي قيمة الرقم 11000 والرقم 10011 في كل نظام من الأنظمة السابقة ؟

فى النظام الأول نظام مقدار الإشارة: الرقم 11000 هو رقم سالب لأن آخر بت تساوى واحد، ومقداره هو النظام الأول نظام مقدار الإشارة: الرقم (8)، بينما الرقم 10111 فهو رقم موجب لأن آخر بت صفر و قيمته هى 11+ (إحدى عشر).

فى نظام المتمم الأحادى: الرقم 11000 هو رقم سالب لأن آخر بت تساوى واحد وعلى ذلك فقيمة هذا الرقم هى المتمم الأحادى له وهى 10011 ، وعلى ذلك فإن الرقم 11000 يمثل الرقم (7-). بينما الرقم 01011 فهو رقم موجب وقيمته هى (11+ أو إحدى عشر).

فى نظام المتمم الثنائى: الرقم 11000 سالب لأن آخر بت تساوى واحد وقيمة الرقم هى المتمم الثنائى له وهى 01000 وبالتالى فالرقم هو (8-). أما الرقم 01011 فهو موجب وقيمته هى (11+ أو إحدى عشر).

في نظام المتمم الثنائي الرقم 11000 يمكن كتابته على الصورة :

$$11000 = -1 * 2^4 + 1 * 2^3$$
$$= -16 + 8 = -8$$

والرقم 01011 يمكن كتابته على الصورة:

$$01011 = -0 *2^4 + 1 *2^3 + 1 *2^1 + 1 *2^0 = 11$$

أى أن قيمة الرقم هي التمثيل الحقيقي للوحايد الموجودة فيه بما في ذلك بت الإشارة سوى أن قيمة بت الإشارة تكتب سالبة. وهذه ميزة من مميزات استخدام المتمم الثنائي هي أن قيمة الرقم العشرية تحسب مباشرة بطريقة التحويل من ثنائي إلى عشرى العادية سوى أن بت الإشارة تكتب سالبة. أيضا من عيوب طريقة المتمم الأحادى أن الصفر (0000) متممه الأحادى (1111) أى أن هناك فرق بين ((0+)) و (0+)0. بينما في المتمم الثنائي فإن ((0000)0 متممه الثنائي هو أيضا ((0000)0).

عندما يمثل رقم ثنائى بأربع خانات مثلا فإنه إذا كان هذا الرقم بدون إشارة فإن قيمة هذا الرقم ستتراوح بين 0 و  $2^{n-1}-2^4$ . بينما إذا كان هذا الرقم بإشارة فإن قيمته تتراوح بين  $(2^{n-1}-2^3)-2^3$ . لاحظ أن المدى لم يتغير سوى أنه فى حالة اعتبار الإشارة فإن الرقم يتراوح بين  $-\lambda$  حتى  $-\lambda$ . فى حالة  $\lambda$  خانات تتراوح قيمة الرقم بين صفر و  $\lambda$ 0 فى حالة عدم اعتبار الإشارة ، وبين  $\lambda$ 1 حتى  $\lambda$ 1 فى حالة اعتبار الإشارة.

# ٢-٢ العمليات الحسابية على الأعداد ذات الإشارة

سنرى في هذا الجزء كيف نجرى العمليات الحسابية المختلفة على الأعداد ذات الإشارة وسنقتصر على نظام المتمم الثنائي فقط لأنه النظام الشائع كما قلنا في الأنظمة الرقمية عامة وأنظمة الحاسبات والمعالجات الدقيقة بصفة خاصة.

#### ٢-٦-١ عملية الجمع

سنجرى العمليات في هذا الجزء على أعداد من ٨ بت (١بايت). هناك أربع احتمالات لطبيعة الأعداد التي سنجرى عليها عملية الجمع وهي كالتالي:

١- كلا العددين موجب.

٢- عدد موجب والآخر سالب و الموجب هو الأكبر.

٣- عدد موجب و الآخر سالب و السالب هو الأكبر.

٤- كلا العددين سالب.

سنأخذ كل حالة على حدة وسنسوق مثال لكل منها.

#### جمع عددین کل منهما موجب:

النتيجة موجبة كما نرى.

#### جمع عددين أحدهما موجب والآخر سالب والموجب أكبر:

النتيجة 4+ وهي كما نرى موجبة مع إهمال الحمل الأخير.

#### جمع عددين أحدهما موجب والآخر سالب والسالب أكبر:

النتيجة سالبة وبأخذ المتمم الثنائي له يعطى 0 0 1 0 0 0 0 0 (4-).

#### كلا العددين سالب: 9 -

النتيجة سالبة كما نرى (آخر بت تساوى ١) وبأخذ المتمم الثنائي للنتيجة بعد إهمال الحمل الأخير تعطى 00001110 وهي (14-).

#### Over flow error خطأ الفيضان ٢-٦-٢

عند جمع عددان (في الغالب كل منهما موجب أو كل منهما سالب) فإذا زادت النتيجة عن 127+ أو كانت أقل من 128- فإنه يحدث حمل على خانة الإشارة وتكون الإشارة في هذه الحالة غير ممثلة تمثيلا صحيحا للنتيجة. كمثال على ذلك جمع العددين التاليين:

نجد أن بت الإشارة تساوى ١ مما يعنى أن النتيجة سالبة وهذا خطأ لأننا نجمع عددين موجبين لذلك يجب أن تكون النتيجة موجبة كما في الجمع العشرى. هذا كما رأينا نتج عن جمع عددين نتيجتهما كانت أكبر من 127+ لذلك حصل حمل على خانة الإشارة فأفسدها. هذا الخطأ عندما يحدث تحذر منه الحاسبات يجعل علم الفيضان يساوى ١، وفي هذه الحالة يكون هناك تصحيح للنتيجة بطريقة معينة خارج نطاق هذا الموضع.

#### ٢-٦-٢ عملية الطرح

عملية الطرح هي في الأصل عملية جمع بعد تغيير إشارة المطروح، فمثلا (5-9) هي حاصل جمع (9) زائد (5-)، ومعروف أن الرقم (5-) هو المتمم الثنائي للرقم (5-) وهو ما يكافئ المتمم الثنائي للمتمم الثنائي للرقم (5-) وهو ما يكافئ المتمم الثنائي للمتمم الثنائي للرقم (5-) وهو ما يكافئ المتمم الثنائي للمتمم الثنائي للرقم (5-) وهو ما يكافئ المتمم الثنائي للمتمم الثنائي للمطروح. يتضح ذلك من الأمثلة أن نخلص أن عملية الطرح هي عملية جمع المطروح منه زائد المتمم الثنائي للمطروح. يتضح ذلك من الأمثلة التالية:

النتيجة سالبة و تساوى 00001011 وهي (11-) أو سالب إحدى عشر. بالنسبة للضرب والقسمة يتم اتباع نفس الخطوات السابقة.

#### Octal system النظام الثماني ٧-٢

يتكون نظام العد الثماني من ثمانية أرقام هي: 7, 6, 7, 1, 2, 3, 4, 5, 6, 7 أى رقم أكبر من 7 يكتب في أكثر من خانة كما يلي: 6, 7, 10, 11, 12, ..., 15, 16, 17, 20, 21, ..., 25, 26, 27, 30, 31, ...

#### ٢-٧-١ التحويل من النظام الثماني إلى النظام العشرى

هذه العملية سهلة حيث أننا نضرب كل رقم فى وزن الخانة التى يوجد بها هذا الرقم فى النظام الثمانى . قاعدة العد فى النظام الثمانى هى  $\Lambda$  ولذلك فإن أوزان الخانات ستكون كالتالى:  $8^3$ ,  $8^2$ ,  $8^3$ , وهكذا. كمثال على ذلك:

$$(235)_8 = 2*8^2 + 3*8^1 + 5*8^0$$
  
=  $2*64 + 3*8 + 5 = (157)_{10}$ 

#### ٢-٧-٢ التحويل من النظام العشرى إلى النظام الثماني

هنا أيضا تتم عملية التحويل عن طريق القسمة المتتابعة على الرقم ٨ كما في المثال التالي:

الباقی 5 
$$\frac{157}{8} = 19$$
 5  $\frac{19}{8} = 2$  3  $\frac{2}{8} = 0$  2

وعلى ذلك فالرقم الثماني الناتج هو 2358.

بنفس الطريقة يمكن تحويل الكسور من النظام الثماني إلى النظام العشرى عن طريق الضرب في قوى الرقم ٨ السالبة وتحويل الكسور العشرية إلى كسور ثمانية عن طريق الضرب المتتالي في ٨ ونعتبر دائماً الناتج الصحيح من عملية الضرب كما فعلنا مع الأعداد الثنائية وكما في الأمثلة التالية:

$$(0.35)_8 = 3*8^{-1} + 5*8^{-2}$$
  
=  $0.453_{10}$ 

$$(0.56)_{10} = 0.56$$
 $0.48$ 
 $0.84$ 
 $0.84$ 
 $0.48$ 
 $0.84$ 
 $0.72$ 
 $0.48$ 
 $0.84$ 
 $0.72$ 
 $0.48$ 
 $0.84$ 
 $0.72$ 
 $0.84$ 
 $0.84$ 
 $0.84$ 
 $0.84$ 
 $0.84$ 
 $0.84$ 
 $0.84$ 
 $0.84$ 

النظام الثماني		لم ائی	النظ الثنا
0	0	0	0
	0	0	1
1 2 3 4 5 6 7	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
جدول ۲-۲			

#### ٢-٧-٢ التحويل من ثماني إلى ثنائي و العكس

كل رقم في النظام الثماني يمكن تمثيله بثلاث بتات في النظام الثنائي كما في جدول ٢-٢. يمكن استغلال ذلك في تحويل أي رقم في النظام الثماني إلى مكافئ له في النظام الثنائي عن طريق وضع كل رقم ثماني بما يكافئه في النظام الثنائي كما في المثال التالي:

 $(354)_8 = 011\ 101\ 100_2$ 

كما يمكن تحويل أي عدد في النظام الثنائي إلى مكافئ له في النظام الثماني عن طريق تقسيمه من اليمين إلى مجاميع كل منها ٣ بت ونكتب الرقم الثماني المكافئ لكل مجموعة كما يلي:

 $1011100101 = 1011100101_2 = 1345_8$ 

#### ۸-۲ نظام العد الستعشري

#### Hexadecimal system

الأرقام الستعشرية	ئية	الثنا	رقام	الأر
الستعشرية				
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
1 2 3 4 5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
A	1	0	1	0
В	1	0	1	1
С	1	1	0	0
A B C D	1	1	0	1
Е	1	1	1	0
F	1	1	1	1

في النظام الستعشري يوجد ١٦ رقما وهي كالتالي: 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F في هذا النظام نجد أن أشكال الأرقام حتى ٩ نفدت، لذلك تم استخدام باقى الأشكال الستة عشرة في صورة حروف وهي الحروف A و B و D و D و E بعد الرقم F يبدأ استخدام خانات إضافية لتمثيل الأعداد حيث كل خانة يكوم لها وزن وهذا الوزن هو قوى العدد ١٦ وهي كالتالي  $16^0$  و  $16^1$  و  $16^2$ : هكذا. يمكن أن نعد في النظام الستعشري كما يلى  $16^3$ 

#### جدول ۲-۳

0,1,...,9,A,B,C,D,E,F,10,11,12,...,19,1A,1B,...,1F,20,21,...,29,2A,...,2F,3 40,... 0,31,...,39,3A,...3F,

للتحويل من النظام الستعشري للعشري نتبع الطرق السابقة وهي الضرب في قوى العدد ١٦ كما يلي:  $3F2_{16} = 3*16^2 + 15*16^1 + 2*16^0$  $= 1010_{10}$ 

وللتحويل من النظام العشري إلى النظام الستعشري نتبع نظام القسمة المتتابعة على ١٦ كما يلي:

$$\frac{323}{16} = 20$$

$$\frac{20}{16} = 1$$

$$\frac{1}{16} = 0$$

$$323_{10} = 143_{16}$$

$$\frac{1}{16} = 0$$

$$323_{10} = 143_{16}$$

بالنسبة للكسور نتبع معها نفس ما اتبعناه في الأنظمة السابقة.

أى عدد ستعشرى يمكن تمثيله في ٤ خانات ثنائية كما في جدول ٢-٣. ويمكن استغلال ذلك في عملية التحويل من ستعشرى إلى ثنائي والعكس كما في الأمثلة التالية:

 $4F2_{16} = 010011110010_2$ 

 $1A49_{16} = 1101001001001_2$ 

لاحظ أنه باستخدام النظام الثماني والستعشرى يكون هناك توفير في عدد الخانات المستخدمة وهذه ميزة في استخدام هذه الأنظمة. أنظر مثلا إلى العدد  $124_{10}$  في النظام العشرى وتمثيله في الأنظمة المختلفة:  $124_{10} = 1111100_2$ 

 $= 174_8$ 

 $=7C_{16}$ 

نلاحظ أن العدد 124<sub>10</sub> مكون من ٣ خانات في النظام العشرى وفي النظام الثنائي يحتاج إلى ٧ خانات وفي النظام الثماني احتاج إلى ٣ خانات وفي النظام الستعشري احتاج إلى خانتين فقط.

# ۱۹-۲ الأرقام العشرية المكودة ثنائياً Binary Coded Decimal (BCD) Numbers

الأرقام العشرية المكودة ثنائياً هي طريقة لتمثيل الأرقام العشرية من صفر حتى تسعة في صورة أكواد ثنائية. بالطبع لكي يتم ذلك فإننا سنحتاج لأربعة بتات حتى يمكن تمثيل هذه الأرقام. جدول Y-1 يبين الأرقام العشرية من صفر حتى P والكود الثنائي لكل منها. هذه الطريقة لتمثيل الأرقام تكون مفيدة جداً بالذات في إدخال البيانات إلى الحاسب من خلال لوحة المفاتيح أو إظهار هذه الأرقام على شاشة عرض أو مظهر وذلك لأننا نعيش في عالم من الأرقام العشرية لا يكتب أو يقرأ إلا الأرقام العشرية.

#### ٢-٩-١ التحويل من النظام العشرى إلى العشرى المكود ثنائيا والعكس

إن هذه تعتبر عملية سهلة جداً، حيث يتم التعبير عن كل رقم عشرى بالعدد الثنائي المقابل له من أربع بتات. فمثلاً الرقم ٥٥ سيكون 1001 0101 وهكذا.

بنفس السهولة تتم عملية تحويل الأرقام العشرية المكودة ثنائيا إلى الصورة العشرية عن طريق تقسيم أى رقم إلى مجموعات من ناحية اليمين كل منها من ٤ بت ونكتب المكافئ العشرى لكل مجموعة كما يلى:

349 = 0011 0100 1001

158 = 1 0101 1000

وهكذا.

#### ٢-٩-٢ عمليات الجمع على الأرقام العشرية المكودة ثنائياً

سننفذ عمليات الجمع فقط هنا وسنترك باقى العمليات (الطرح والضرب والقسمة) لأنها كلها يمكن أن تحول إلى عمليات جمع. عند جمع رقمين من هذا النوع، فإننا نتبع نفس قوانين الجمع على الأرقام الثنائية التي تم استخدامها من قبل. إذا كانت نتيجة الجمع أقل من ٩ فإنها ستكون نتيجة صحيحة ومحققة. المشكلة هي إذا كانت نتيجة الجمع أكبر من ٩، أو حصل حمل من الخانة الرابعة مثلاً إلى خانة تالية، في هذه الحالة فإن الرقم الناتج لا يمثل النتيجة الصحيحة لعملية الجمع، وفي هذه الحالة نقوم بإضافة الرقم 6 (0110) إلى النتيجة حتى تصبح رقماً عشرياً مكودا ثنائياً صحيحاً. الأمثلة التالية توضح ذلك:

في هذه الأمثلة كانت نتيجة جمع أي رقمين دائما أقل من ٩ لذلك كانت نتيجة عملية الجمع دائماً صحيحة. الآن انظر إلى هذه الأمثلة:

نخلص من ذلك أنه كلما كانت النتيجة ليست في صورة الرقم العشرى المكود ثنائيا الصحيحة (أكبر من تسعة) أو أن هناك حمل من الخانة الرابعة، فإنه يلزم إضافة ٦ لهذه المجموعة لضبطها ثنائيا.

#### ۲ - ۱۰ تمارین

١- ما هي قيمة الرقم ٧ في كل من الأرقام العشرية التالية:

Υ٠٠٠, ٦٧ ، ٨٤0, ٦٧٣ ، ٥٧٦, ١٢ ، ٤٨٧

٢- حول الأرقام الثنائية التالية إلى مكافئها العشرى:

10100, 1100.101, 01001.001, 1110.1111, 101010.11011

٣- ما هو أكبر رقم يمكن الحصول عليه من رقم ثنائي مكون من:

٤ خانات، ٧ خانات، ١٠ خانات، ١١ خانة، ٢٦ خانة.

٤- حول كل من الأرقام العشرية التالية إلى الصورة الثنائية:

T.,1 (£0,£T (70T (YYY (00

٥- نفذ عمليات الجمع والطرح والضرب على كل من أزواج الأرقام التالية:
 00011 و 00011 و 11111 و 10000، 100001 و 011110

٦- أكتب المتمم الأحادي والمتمم الثنائي لكل مما يأتي:

.110110, 1001, 110111, 11000, 1110110111.

٧- ضع كل من الأعداد التالية في صورة ثنائية من ٨ بتات مستخدما نظام مقدار الإشارة مرة ونظام
 المتمم الأحادي مرة ونظام المتمم الثنائي مرة أخرى:

+07, -77, -771, -99, +00.

٨- ما هو المكافىء العشرى لكل من الأرقام الثنائية التالية، اعتبر أن هذه الأرقام ممثلة بنظام مقدار الإشارة
 مرة ونظام المتمم الأحادى مرة ونظام المتمم الثنائي مرة أخرى:

.1111011, .00111000, .00011100, .110011111.

٩- نفذ عملية الجمع على أزواج الأرقام الموجودة في تمرين ٥ مستخدما المتمم الثنائي.

• ۱- حول كل من الأرقام الثمانية التالية إلى النظام العشرى مرة وإلى النظام الثنائي مرة أخرى: ٣٣٥، ٣٣٥، ١١١، ١١، ٧٧٧.

١١- حول الأرقام العشرية الموجودة في تمرين ١ إلى الصورة الثمانية.

١٢ - حول الأرقام الثنائية في تمرين ٦ إلى الصورة الثمانية.

۱۳ - حول كل من الأرقام الستعشرية التالية إلى النظام العشرى مرة وإلى النظام الثنائي مرة أخرى: B33 ، 5A ، FF1 ، 3F4

١٤- حول الأرقام العشرية الموجودة في تمرين ١ إلى الصورة الستعشرية.

١٥ - حول الأرقام الثنائية في تمرين ٦ إلى الصورة الستعشرية.

النظام العشرى: حول الأرقام المكتوبة في الأنظمة الموضحة بجانب كل رقم إلى النظام العشرى:  $(4310)_5$ ,  $(198)_{12}$ ,  $(345)_6$ ,  $(2376)_8$ ,  $(2FA1)_{16}$ 

١٧ - حول الأرقام العشرية التالية إلى الصورة العشرية المكودة ثنائيا:

.1. 237, 000, 271, . . () 701, 03. ()

١٨ - حول كل من الأرقام المكودة ثنائيا التالية إلى الصورة العشرية:
 1001 1000 1000 1000 0011 0011 0001 1001

# الفصت الثالث

ألبو ابات المنطقية وشرائحها Logic Gates And Its Chips

#### ٣ - ١ مقدمة


بعد أن درسنا أنظمة العد في الفصل السابق سنقوم بالشرح التفصيلي لكل بوابة من البوابات المنطقية الشهيرة من حيث جدول الحقيقة لهذه البوابة والرمز القياسي المستخدم في المراجع لكل منها مع بعض التطبيقات البسيطة لكل بوابة وشرح لبعض الشرائح المتاحة في السوق والتي تحقق هذه البوابة. سيعقب هذه الفصل فصل كامل عن الجبر المنطقي الذي يشرح أهم قوانين هذا النوع من الجبر. كما سنري، فإن البوابات المنطقية تعتبر أحجار البناء لأي نظام رقمي لذلك لزم أن نفرد لها هذا الفصل بالكامل. البوابات التي سندرسها في هذا الفصل هي كالتالي: بوابة النفي NOT gate ، بوابة الآند AND gate ، بوابة الإكس أور XOR gate ، بوابة الإكس أور XOR gate

#### NOT gate بوابة النفي ٢- ٣


بوابة النفى أو العاكس تقوم بعكس الدخل ووضعه على الخرج. لذلك فإنه إذا كان الدخل يساوى واحد فإن الخرج يكون صفرا، وإذا كان الدخل يساوى صفر فالخرج يكون واحد. شكل (-1) يبين الرمز المنطقى للعاكس. هناك نظامان لرسم الرمز المنطقى لأى بوابة منطقية والنظامان يستخدمان فى كل المراجع تقريبا. فى النظام الأول يكون هناك شكل مميز لكل بوابة يميزها عن البوابات الأخرى كما سنرى وسنطلق عليه الرمز المميز. فى النظام الثانى تأخذ جميع البوابات الشكل المربع ويتم وضع حرف معين داخل المربع مميز كل بوابة عن الأخرى. فى شكل (-1) الرمز المميز لبوابة العاكس بوابة عن الأخرى.

هو المثلث ودائرة صغيرة في الخرج. بينما الرمز المربع عبارة عن مربع بداخله حرف I الكبير ومثلث في الخرج كما في شكل (varphi=0). في هذا الكتاب سنستخدم كل من النظامين في رسم رموز البوابات. دائما سنعتبر الدخل للدائرة المنطقية من ناحية اليمين إلا في بعض المواضع التي يصعب معها ذلك. شكل

(Y-Y) يبين جدول الحقيقة للعاكس. التعبير عن عملية العكس لأى متغير منطقى يكون بوضع خط فوق المتغير كالتالى:  $X = \overline{A}$  وهذا يعنى أن المتغير X يساوى معكوس المتغير X. شكل (Y-Y) يبين موجة داخلة إلى العاكس والخرج الناتج وذلك كمثال على عمل العاكس.








التطبيقات على استخدام العاكس كثيرة ومتعددة فالعاكس تقريبا من أكثر البوابات المنطقية استخداما حيث لا تخلو دائرة منطقية من عاكس أو أكثر كما سنرى في الفصول القادمة من هذا الكتاب.

#### AND gate البوابة الآند ٣- ٣




بوابة الآند واحدة من البوابات الأساسية التى تستخدم فى بناء الكثير من الدوال والأنظمة الرقمية. بوابة الآند يكون لها دخلان أو أكثر وهى تقوم بعملية الضرب المنطقى على هذه المداخل ووضعها على الخرج الوحيد. لذلك فإن خرج هذه البوابة يكون واحد فى حالة واحدة فقط وهى عندما تكون كل المداخل تساوى وحايد، ويكون الخرج صفر فى كل الحالات الأخرى التى يكون فيها أى واحد من المداخل أو كل المداخل تساوى أصفارا. شكل (T-3) يبين الرمز المديز والرمز المربع لهذه البوابة. لاحظ وجود الحرف T الدال على نوع هذه البوابة فى داخل الرمز المربع. شكل (T-3) يبين جدول الحقيقة لأى دائرة أو بوابة

منطقیة یعطی قیمة الخرج عند جمیع القیم الممکنة لکل المداخل. فإذا کان هناك  $\pi$  مداخل مثلا فإن جدول الحقیقة سیتکون من  $\pi$  حالة کما فی شکل  $\pi$  وذلك التعبیر عن خرج بوابة الآند کدالة فی الدخل یکون کالتالی :  $\pi$  وذلك للبوابة ذات الثلاث مداخل. شکل  $\pi$  ( $\pi$  ) یبین الإشارة الزمنیة علی کل واحد من المداخل الثلاثة لبوابة آند والخرج المقابل. لاحظ أن الخرج فی هذا الشکل لا یکون واحد إلا إذا کان الثلاثة مداخل  $\pi$  و  $\pi$  و  $\pi$  کلها وحاید فی نفس الوقت. من التطبیقات الشائعة لبوابة الآند هی استخدامها کمفتاح . بوابة الآند ذات الدخلین یمکن النظر إلیها علی أنه إذا کان أحد الدخلین یساوی صفر فإن الخرج یساوی عنوی واحد فإن الخرج یساوی


الدخل الآخر. أى أن أحد الدخلين يكون بمثابة مفتاح إما أنه يمنع الدخل الآخر من المرور إلى الخرج فيكون الخرج بصفر، أو يجعل الدخل الآخر يمر إلى الخرج. شكل (٣- ٧) يبين استخدام هذه الفكرة في عمل عداد يقوم بعد النبضات في فترة زمنية محددة ولتكن ثانية مثلا لبيان تردد هذه النبضات. في هذا الدائرة تم وضع نبضة عرضها ثانية على


ل	دخــ	الخرج	
A	В	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

شكل (٣- ٥) جدول الحقيقة لبوابة آند



أحد الدخلين، والنبضات المراد عدها على الدخل الآخر لبوابة الآند. خرج بوابة الآند أخذ كدخل للعداد كما في شكل (v-v). لاحظ أن النبضات المراد قياس ترددها تمر إلى خرج الآند في أثناء الواحد ثانية التي كان فيها الدخل الآخر يساوى واحد. عادة يطلق على الطرف B كما في شكل (v-v) بأنه طرف تنشيط Enable للطرف A. أى أن الإشارة على الطرف A لن تمر إلى الخرج إلا إذا سمح لها الطرف B بالمرور وذلك عندما يكون الطرف B نشط أى يساوى واحد. نكرر بأن التعبير عن خرج بوابة الآند كدالة في الدخل يكون كالتالى: F=ABC وذلك للبوابة ذات الثلاث مداخل.





# OR gate البوابة أور - ٤ البوابة

بوابة الأور أيضا واحدة من البوابات الأساسية التي تستخدم في بناء الكثير من الدوال والأنظمة الرقمية كما سنرى. بوابة الأور يكون لها دخلان أو أكثر وهي تقوم بعملية الجمع المنطقي على هذه المداخل ووضعها على الخرج الوحيد. لذلك فإن خرج هذه البوابة يكون صفرا في حالة واحدة فقط وهي عندما تكون كل المداخل تساوى أصفار، ويكون الخرج واحد في كل الحالات الأخرى التي يكون فيها أي واحد من المداخل أو كل المداخل تساوى وحايد. شكل (٣-

الدال على نوع هذه البوابة في داخل الرمز المربع. شكل (٣- ٩) يبين جدول الحقيقة لبوابة أور لها ٣ مداخل.


الدخــل			النرج
A	В	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1


شكل (٣- ٩) جدول الحقيقة لبوابة أور

التعبير عن خرج بوابة الأور كدالة في الدخل يكون كالتالي:

F=A+B+C وذلك للبوابة ذات الثلاث مداخل. شكل (٣– ١٠) يبين الإشارة الزمنية على كل واحد من المداخل الثلاثة لبوابة أور والخرج المقابل. لاحظ أن الخرج في هذا الشكل يكون واحد من الثلاثة واحد إذا كان أي واحد من الثلاثة


مداخل A أو B أو D يساوى واحد. من التطبيقات البسيطة لبوابة الأور استخدامها في دوائر الحراسة البسيطة حيث يتم تركيب مفتاح على كل باب أو شباك مطلوب مراقبته، وهذه المفاتيح تكون مفتوحه دائما (صفر) وبذلك يكون خرج الأور يساوى صفر. عند دخول الحرامي من أي باب فإنه يقفل هذا المفتاح ويجعله واحد، وبذلك يصبح خرج البوابة يساوى واحد ويضرب جرس الإنذار. شكل (P-1) يبين رسما صندوقيا لهذا النظام.





#### NAND gate البوابة ناند - ٥ البوابة

بوابة الناند واحدة من البوابات التي تستخدم بكثرة في بناء الكثير من الدوال والأنظمة الرقمية كما سنرى حيث يمكن بناء النظام بالكامل باستخدام هذه البوابة، وسنرى أيضا كيفية الخصول كل من بوابات الآند والأور والعاكس باستخدام بوابة الناند وذلك



A       الخرج       الدخل         B       F         الرمز المميز
الخرج & الدخل B F الرمز المربع
شكل (٣- ١٢) رمز البوابة ناند

في الفصل القادم. بوابة الناند يكون لها دخلان أو أكثر وهي تقوم

بعملية الضرب المنطقى على هذه المداخل ثم عكسها ووضعها على الخرج الوحيد. إن ذلك يعني أنها عبارة عن بوابة آند

متبوعة بعاكس. لذلك فإن خرج هذه البوابة يكون صفر في حالة واحدة فقط وهي عندما تكون كل المداخل تساوي وحايد، ويكون الخرج واحد في كل الحالات الأخرى التي يكون فيها أي واحد من المداخل أو كل المداخل تساوى أصفار.


شكل (٣- ١٢) يبين الرمز المميز والرمز المربع لهذه البوابة. شكل (٣- ١٣) يبين


جدول الحقيقة لبوابة ناند لها ٣ مداخل. شكل (٣- ١٤) يبين إشارة زمنية على كل واحد من المداخل الثلاثة لبوابة الناند والخرج المقابل. التعبير عن خرج بوابة الناند كدالة في الدخل يكون كالتالى:  $F = \overline{ABC}$  وذلك للبوابة ذات الثلاث مداخل.

#### NOR gate البوابة نور

بوابة النور واحدة أيضا من البوابات التي تستخدم بكثرة في بناء الكثير من الدوال والأنظمة الرقمية كما سنرى حيث يمكن بناء النظام بالكامل باستخدام هذه البوابة، وسنرى أيضا كيفية الحصول كل من بوابات الآند والأور والعاكس باستخدام بوابة النور وذلك


في الفصل القادم. بوابة النور يكون لها دخلان أو أكثر وهي تقوم بعملية الجمع المنطقى على هذه المداخل ثم عكسها ووضعها على الخرج الوحيد. إن ذلك يعني أنها عبارة عن بوابة أور متبوعة بعاكس. لذلك فإن خرج هذه البوابة يكون واحد في حالة واحدة فقط وهي عندما تكون كل المداخل تساوى أصفار، ويكون الخرج صفر في كل الحالات الأخرى التي يكون فيها أي واحد من المداخل أو كل المداخل تساوى وحايد.





دخـا	الخرج			
В	C	F		
0	0	1		
0	1	0		
1	0	0		
1	1	0		
0	0	0		
0	1	0		
1	0	0		
1	1	0		
شكل (٣- ١٦) جدول الحقيقة ليواية نور				
	B 0 0 1 1 0 0 1	B C 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1		

شكل (7-0) يبين الرمز المميز والرمز المربع لهذه البوابة، وشكل (7-1) يبين جدول الحقيقة لبوابة نور لها 10-10 مداخل. شكل 10-10 يبين الإشارة الزمنية على كل واحد من المداخل الثلاثة لبوابة النور والخرج المقابل. التعبير عن خرج بوابة النور كدالة في الدخل يكون كالتالى: 10-10 وذلك 10-10



# ۳ - ۷ البوابة إكس أور **XOR gate**

البوابة إكس أور Exclusive OR, XOR عبارة عن تركيبة من البوابات الأساسية السابقة، ونظرا لكثرة استخدامها في الكثير من التطبيقات فقد تم إفراد رمز لها واستخدامها كبوابة منفصلة. هذه البوابة ليس لها إلا دخلان فقط ويكون خرجها واحد إذا كان الدخلان مختلفان، ويكون خرجها صفر إذا كان الدخلان متساويان. شكل


(٣- ١٨) يبين الرمز المميز والرمز المربع لهذه البوابة، وشكل (٣- ١٩) يبين جدول الحقيقة لبوابة الإكس أور.

# الخرج الدخل B الرمز المميز المراج الخرج الخرج الخرج الخرج الخرج الخراج الدخل B الرمز المربع B الرمز المربع المربع المربع أور

# XNOR gate البوابة إكس نور ∧- ٣

هذه البوابة تعمل بطريقة عكسية للبوابة إكس أور. أى أن الخرج يكون واحد إذا كان الدخلان متساويان ويكون الخرج صفر إذا كان الدخلان مختلفان. شكل (7-7) يبين الرمز المميز والرمز المربع لهذه البوابة، وشكل (7-7) يبين جدول الحقيقة لها.

ـــــــــــــــــــــــــــــــــــــــ	الدخ	الخرج			
A	В	F			
0	0	0			
0	1	1			
1	0	1			
1	1	0			
شكل (٣- ١٩) جدول الحقيقة لبوابة الإكس أور					




# ۹-۳ شرائح العکس Inverter chips

من الشرائح التى تستخدم كعاكس، الشريحة 7404 و وإصداراتها 74LS04 و 74S04 وكلها تحتوى عدد  $\Gamma$  من العواكس كما فى شكل ( $\Gamma$  -  $\Gamma$  ). زمن التأخير للشريحة 14عواكس كما فى شكل ( $\Gamma$  -  $\Gamma$  ). زمن التأخير للشريحة 7404 هو  $\Gamma$  ، نانوثانية وتيار القدرة لها هو  $\Gamma$  ، ميللى أمبير. بالنسبة للشريحة  $\Gamma$  ميللى أمبير، بالنسبة للشريحة  $\Gamma$  ميللى أمبير، بالنسبة للشريحة  $\Gamma$  فإن زمن التأخير يساوى  $\Gamma$  نانوثانية بينما تيار القدرة هو  $\Gamma$  نانوثانية بينما تيار القدرة هو  $\Gamma$ 


ميللى أمبير. الشريحة 7405 تحتوى أيضا ٦ عواكس وهي متطابقة تماما من حيث الأطراف مع الشريحة 7404 سوى أن مخارج العواكس في هذه الشريحة مأخوذة من خلال ترانزستور مفتوح المجمع open collector. معنى ذلك أنه لابد من توصيل خرج هذه العواكس على مصدر القدرة من خلال مقاومة ٤٠٥ كيلوأوم تقريبا لكي تعمل بالطريقة الصحيحة. شكل (٣- ٣٢) يبين الرسم الطرفي لهذه الشريحة. زمن التأخير للشريحة 7405 هو ٤٠ نانوثانية وتيار القدرة لها هو ١٢ ميللى أمبير. هذه الشريحة توجد أيضا في أكثر من إصدار. بالنسبة للشريحة للشريحة 74LS05 زمن التأخير هو ١٧ نانوثانية وتيار القدرة ٤٠٤ ميللي أمبير، بالنسبة للشريحة كلشريحة توجد أيضا في أكثر من إصدار. القدرة هو ٢٠ للشريحة 74S05 نانوثانية بينما تيار القدرة هو ٢٠ للشريحة 74S05 نانوثانية بينما تيار القدرة هو ٢٠

ل	الدخ	الخرج
A	В	F
0	0	1
0	1	0
1	0	0
1	1	1

شكل (٣- ٢١) جدول الحقيقة لبوابة الإكس نور




شکل (۳- ۲۲) الشریحة ۷٤۰۶ المکونة من ٦ عواکس



ميللي أمبير.


شكل (٣- ٢٣) الشريحة ٧٤٠٥ ، ٦ عواكس بمجمع مفتوح




هناك أيضا الشريحة 7.87 وهي متطابقة تماما مع سابقتيها من حيث الأطراف وهي أيضا تحتوى عواكس ذات مجمع مفتوح وهي موضحة في شكل (7.87). شكل (7.87) يبين الشريحة 7.87 وهي تحتوى 7.87 دافع للتيار كل منها ذات مجمع مفتوح ولكنها غير عاكسة كما في الشكل. الشريحة 7.87 تحتوى أيضا 7.87 عواكس مفتوحة المجمع مثل الشريحة 7.87 ومتطابقة تماما معها. الشريحة 7.87 تحتوى 7.87 دافع تيار مثل الشريحة 7.87 تماما كما في شكل (7.87) وشكل (7.87).


#### AND gate chips شرائح الآند

يبين شكل ( $^{7}$  –  $^{7}$ ) الشريحة  $^{7}$  التي تحتوى ٤ بوابات آند كل منها ذات دخلين. هناك الإصدارات 74LS08 ويبين شكل ( $^{7}$  –  $^{7}$ ) الشريحة  $^{7}$  بيبن الشريحة  $^{7}$  التي تحتوى أيضا ٤ بوابات آند ولكن خرج كل بوابة مأخوذ من خلال ترانزستور مفتوح المجمع open collector. شكل ( $^{7}$  –  $^{7}$ ) يبين الشريحة  $^{7}$  التي تحتوى ثلاث بوابات آند ثلاثية المداخل، وشكل ( $^{7}$  –  $^{7}$ ) يبين الشريحة  $^{7}$  التي تحتوى بوابتان آند رباعية المداخل.







ثلاث بوابات أند ثلاتية المداخل



شكل (٣- ٢٩) الشريحة ٧٤١٥ ثلاث بوابات آند ثلاثية المداخل مجمع مفتوح



7421 شكل (٣- ٣٠) الشريحة ٧٤٢١ بوابتان آند رباعية المداخل




شكل (٣- ٣١) الشريحة ٧٤٣٢ ، ٤ بوابات أور ثنائية المداخل

# OR gate chips شرائح الأور


شكل (٣٦ - ٣١) يبين الشريحة ٧٤٣٢ التي تحتوى ٤ بوابات أور ثنائية المداخل.

# NAND gate chips شرائح الناند


يبين شكل (٣- ٣٢) الشريحة ٧٤٠٠ والشريحة ٧٤٣٧ التي تحتوى كل منها على ٤ بوابات ناند ثنائية المداخل. شكل (٣- ٣٣) يبين الشرائح ٧٤٠٣ و ٧٤٣٦ التي تحتوى كل منها على ٤ بوابات ناند ثنائية المداخل ومفتوحة المجمع.



شكل (٣- ٣٢) الشريحة ٧٤٠٠ و ٧٤٣٧ ، ٤ بوابات ناند ثنائية المداخل




شكل (٣- ٣٣) الشريحة ٧٤٠٣ و ٧٤٢٦ و ٧٤٣٨ أربع بوابات ناند مفتوح المجمع ثنائية المداخل




7401, 7439


شكل (٣- ٣٤) الشريحة ٧٤٠١ و ٧٤٣٩ ، ٤ بوابات ناند مفتوح المجمع ثنائية المداخل



شکل (۳- ۳۰) الشریحة ۷٤۱۰ ثلاث بو ابات ناند ثلاثیة المداخل




شكل (٣- ٣٦) الشريحة ٧٤٢٠ و ٤٤٧بوابتان ناند رباعية المداخل




شكل (٣- ٣٧) الشريحة ٧٤١٢ ثلاث بوابات ناند ثلاثية المداخل مفتوح المجمع

شكل (٣- ٣٤) يبين الشريحة ٧٤٠١ والشريحة ٧٤٣٩ التي تحتوى كل منها على ٤ بوابات ناند ثنائية المداخل مفتوحة المجمع. شكل (٣- ٣٥) يبين الشريحة ٧٤١٠ التي تحتوى ٣ بوابات ناند ثلاثية المداخل، وشكل (٣- ٣٦) يبين الشريحة

٠٤٢٠ والشريحة ٧٤٤٠ التي تحتوى كل منها على بوابتان ناند رباعية المداخل. شكل (٣− ٣٧) يبين الشريحة ٧٤١٦ التي تحتوى ٣ بوابات ناند ثلاثية المداخل ولكنها مفتوحة المجمع.



شكل (٣- ٣٨) الشريحة ٧٤٣٠ بوابة ناند ثمانية المداخل



74133 شكل ( ۳۹-۳ ) الشريحة ٧٤١٣٣ بوابة ناند ذات ١٣ دخل

74134 شكل (٣- ٤٠) الشريحة ٧٤١٣٤ بوابة ناند ذات ١٢ دخل بخرج ثلاثي المنطق


 Wcc
 16

 شكل (٣٨ - ٣) يبين الشريحة أن الأطراف ٩ و ١٠ و ١٠ ثمانية المداخل. لاحظ في هذه الشريحة أن الأطراف ٩ و ١٠ و ١٣ غير مستخدمة. شكل (٣٦ - ٣) يبين الشريحة ١٣ ١٨٤ التي تحتوى بوابة ناند واحدة ذات ١٣ مدخلا.


 13
 بيين الشريحة ١٤ ١٤٤ التي تحتوى بوابة ناند شكل (٣٠ - ٤) يبين الشريحة ١٤ ١٤٤ التي تحتوى بوابة ناند أدات ١٦ مدخلا ولها طرف تنشيط هو الطرف ١٠٠ عند أدات ١٢ مدخلا ولها طرف تنشيط هو الطرف ١٠٠ عند أخماد هذا الطرف ١٤٠ عند إخماد هذا الطرف بعمله يساوى واحد الطاهرة العادية. عند إخماد هذا الطرف بمعله يساوى واحد أو مقاومة عالية جدا high المنابل والمنابل والمنابل

#### NOR gate chips شرائح النور


الأشكال ((7-8) حتى ((7-8)) تحتوى صورا متعددة للبوابة نور من حيث عدد المداخل وهل الخرج على مجمع مفتوح أم (8-8) شكل يوضح ذلك. الشريحة (8-8) تحتوى بوابتان نور رباعية المداخل ولكن لكل بوابة طرف تشغيل بحيث أن خرج أى بوابة لن يتغير على حسب الدخل إلا إذا كان طرف التشغيل نشط، أى يساوى واحد.




شكل (٣- ٤١) الشريحة ٧٤٠٢ و ٢٤٢٨ ، ٤ بوابات نور ثنائية المداخل



شكل (٣- ٤٢) الشريحة ٧٤٣٣ ، ٤ بوابات نور ثنائية المداخل مجمع مفتوح




7425 شکل (۳- ٤٤) الشريحة ٧٤٢٥ ، ٢ بواية نور رباعية بطرف تنشيط




7427 شكل (٣- ٤٣) الشريحة ٧٤٢٧ ثلاث بوابات نور ثلاثية المداخل

# ۱٤-۳ شرائح الإكس أور والإكس نور XOR and XNOR gate chips

شكل (۳- ٤٥) يبين الشريحة ٧٤٨٦ التي تحتوى ٤ بوابات إكس أور، وشكل (٣- ٤٦) يبين الشريحة ٧٤٢٦٦ التي تحتوى ٤ بوابات إكس نور.




شکل (۳- ٤٥) الشریحة ٧٤٨٦ تحتوی ٤ بوابات إکس أور




شكل (٣- ٤٦) الشريحة ٧٤٢٦٦ ، ٤ بوابات إكس نور بمجمع مفتوح


#### ۳-۵۱ تمارین





- ۱- شکل (۳-ت۱) یحتوی ۳ موجات. افترض أن کل منها کانت دخلا لعاکس وارسم شکل الخرج الناتج.
- ۲- شكل (۳-ت۱) يبين ۳ موجات. اعتبر أنما كانت دخلا لبوابة آند ثلاثية المداخل مرة، وبوابة أور ثلاثية المداخل مرة أخرى، وبوابة ناند ثلاثية المداخل مرة ثالثة، وبوابة نور ثلاثية
- المداخل مرة رابعة وارسم شكل الخرج الناتج في كل حالة .
- F الإشارات A,B,C في شكل (P-P) هي نفسها الموجودة في شكل (P-P). ارسم الخرج P الناتج في هذه الحالة.

- ٤- ارسم جدول الحقيقة للدائرة الموجودة في شكل (٣-ت٣).
  - ارسم جدول الحقيقة للدائرة الموجودة في شكل (٣ت٥). قارن هذا الجدول مع جدول الحقيقة لبوابة
    الآند ثلاثية المداخل، هل هما متطابقان؟ هل نستطيع
    القول أن هذه طريقة للحصول على بوابة آند ثلاثية
    المداخل من بوابتين كل منهما ثنائية المداخل؟
  - -7 أعد رسم شكل (7-0) بعد استبدال بوابات الآند ببوابات أور مرة ثم بوابات ناند مرة ثم بوابات نور مرة أخرى، ثم طبق التمرين 0 على كل حالة.
  - ٧- أكتب جدول الحقيقة للدائرة الموجودة في شكل (٣- ٢٧). قارن هذا الجدول بجداول البوابات الأساسية،
     ماذا تستنتج ؟
- ۸- فی شکل (۳-ت۷) استبدل البوابة ناند ببوابة نور وأعد التمرین
   رقم ۷.
- 9 أكتب جدول الحقيقة للدائرة الموجودة فى شكل (7--9). قارن هذا الجدول بالجدول الذى حصلت عليه فى تمرين رقم 9. ماذا تستنتج?
- ١٠ في شكل (٣-ت٩) استبدل كل بوابة ناند ببوابة نور وأعد التمرين رقم ٩.
- 11-اقترح طريقة للحصول على بوابة آند خماسية المداخل. إقترح الشرائح المستخدمة في ذلك.
  - ١٢- أعد تمرين رقم ١١ ولكن بالنسبة للبوابات أور وناند ونور.
- الدخلان A والموجة B في شكل ( $^{-}$ - $^{-}$ 1) يمثلان الدخلان لبوابة إكس أور، ارسم شكل الخرج F في هذه الحالة.
  - ١٤- أعد تمرين رقم ١٣ مرة أخرى للبوابة إكس نور.
- ١٥- كم شريحة ٧٤٠٠ يتم استخدامها للحصول على مكافىء للشريحة ٧٤١٣٣. ارسم هذا الدائرة رسما صندوقيا.
  - ١٦- إشرح كيف تحصل على بوابة آند بدخلين من بوابة آند رباعية المداخل. ماذا ستفعل في الأطراف الزائدة.
    - ١٧ أعد التمرين رقم ١٦ لكل البوابات الأخرى، أور وناند ونور.









### الفصت الرابع

٤

الجبر البوليني وتبسيط المعادلات المنطقية

**Boolean Algebra And Logic Simplification** 

#### ٤ - ١ مقدمة

يرجع مسمى الجبر البوليني إلى العالم الإنجليزى جورج بول George Boole الذى كان أول من وضع أساسيات ونظريات الجبر المنطقى في سنة ١٨٥٤. الجبر البوليني هو مجموعة من النظريات والقوانين التي تسهل التعامل مع الدوائر المنطقية، ونحن في هذا الفصل سنرى كيف نعبر عن أى دائرة منطقية بمعادلة جبرية، ثم نقوم بتبسيط هذه الدائرة إلى أبسط صورة ممكنة، ثم نقوم بإعداد جدول حقيقة لهذه المعادلة، ثم نبدأ في بناء هذه الدائرة.

#### ٤ - ٢ العمليات والتعبيرات المنطقية

الجبر المنطقى هو حساب الأنظمة الرقمية، لذلك لابد من تعريف العمليات المستخدمة فى الجبر المنطقى. لقد سبق التعرض لهذه العمليات من خلال البوابات المنطقية مثل AND و OR و NOT. هذا الفصل سيغطى هذه العمليات والتعبيرات بتفصيل أكثر مع إضافة معلومات جديدة.

#### Logic Variable المتغير المنطقي

المتغير المنطقى هو رمز يستخدم لتمثيل كمية منطقية. هذا المتغير لا يأخذ إلا واحدة فقط من قيمتين وهي الصفر (0) أو الواحد (1).

#### ۲-۲-٤ عملية العكس المنطقي Complement

بما أن المتغير المنطقى لا يأخذ إلا واحدة من قيمتين، فإن عملية عكس أى متغير ستكون هي استبدال قيمة المتغير الحالية بالقيمة الأخرى. فإذا كان متغير معين يساوى واحد مثلا، فإن عكسه سيكون هو جعل هذا المتغير يساوى صفر، والعكس إذا كان أى متغير يساوى صفر، فإن عكسه يكون هو جعل هذا المتغير يساوى واحد. عملية العكس يرمز لها بوضع شرطة أو خط فوق المتغير هكذا  $\overline{A}$ ، حيث في هذه الحالة إذا كان  $\overline{A}$  فإن  $\overline{A}$  والعكس صحيح. هذه العملية بوابة النفى Not gate أو العاكس Inverter.

#### Logic addition عملية الجمع المنطقى ٣-٢-٤

عملية الجمع المنطقى هي عملية الأور OR التي رأيناها في الفصل الثالث، والتي تعتمد على القوانين الآتية: 0=0+0 و 0+1=1 و 1+0=1 و 1+0=1 في الجبر المنطقى تعرف الكمية المجمعة sum term على أنها الكمية المكونة من مجموعة متغيرات مجموعة مع بعضها مثل: A+B أو A+B أو A+B وهكذا. الكمية المجمعة تكون واحد إذا كان واحد على الأقل من أجزائها يساوى واحد. والكمية المجمعة تكون صفرا فقط إذا كان كل أجزائها تساوى أصفارا. هذه العملية تمثلها بوابة الأور OR gate .

#### ٤-٢-٤ عملية الضرب المنطقي Logic multiplication

الضرب المنطقى يقابل عملية الآند AND التي رأيناها في الفصل الثالث، والتي تعتمد على القوانين الآتية: 0.00 و 0.10 و 0.10 و 0.10 و 0.10 و 0.10 الجبر المنطقى تعرف الكمية المضروبة المضروبة المضروبة تكون صفر إذا كان أي ABC و  $\overline{A}$  BC و  $\overline{A}$  . الكمية المضروبة تكون صفر إذا كان أي واحد من أعضائها يساوى صفر، بينما تكون واحد في حالة واحدة فقط وهي إذا كان كل أعضائها تساوى وحايد. And gate

#### مثال ٤ - ١

ما هي قيمة A, B, C, D التي تجعل كل كمية منطقية فيما يلي تساوى واحد مرة وصفر مرة :

 $\overline{A} B \overline{C}$ ,  $\overline{A} + B + \overline{C}$ 

بفحص الكمية الأولى سنجد أنها لكى تساوى صفر لابد أن يكون A=1 و C=1 و C=1. ولكى تكون واحد هناك أكثر من حالة حيث يكفى أن تكون B=1 مثلا أو A=0 أو A=0 مهما كانت قيم المتغيرات الأخرى فى كل حالة. بفحص الكمية الثانية سنجد أنها لكى تكون واحد لابد أن يكون A=0 و A=0 و A=0 و A=0 و A=0 و A=0 أو A=0 مهما كانت قيم المتغيرات الأخرى فى كل حالة.

#### ٤ - ٣ قوانين الجبر المنطقى أو البوليني

هناك بعض القوانين المهمة التي يجب ألا ننساهاكما في العمليات الحسابية العادية. سنقدم في هذا الجزء كل هذه القوانين بالشرح والأمثلة .

#### ۲ – ۳ – قانون التبادل Commutative law

ينص هذا القانون على أنه سواء في حالة الجمع أو حالة الضرب، فإن ترتيب المتغيرات ليس له أى أهمية كما في الأمثلة التالية:

$$A+(B+C)=(A+B)+C$$
 (1- $\xi$ )

$$A.(B.C)=(A.B).C \tag{7-\xi}$$

#### ٤ -٣ - ٢ قانون الضم أو التجميع Associative law

ينص هذا القانون على أنه عند جمع أو ضرب أى عدد من المتغيرات فإنه يمكن ضم أو تجميع هذه المتغيرات بأى كيفية دون التأثير على النتيجة كما يلي:

$$A+(B+C) = (A+B)+C \tag{$r-\xi$}$$

$$A.(B.C)=(A.B).C \qquad (\xi-\xi)$$

#### Distributive Law قانون التوزيع ٣-٣-٤

ينص هذا القانون على أن ضرب أى متغير في مجموع متغيرين يساوى مجموع حاصل ضرب هذا المتغير في كل من المتغيرين على حدة ويتضح ذلك من المثال التالى:

$$A(B+C)=AB+AC \qquad (o-\xi)$$

جدول 3-1 يبين 17 قانونا مفيدة جدا في التعامل مع التعبيرات والمعادلات المنطقية. هذه القوانين يمكن إثباتها ببساطة بالتعويض في كل من طرفي المعادلة بقيم معينة للمتغيرات سواء واحد أو صفر والتأكد من أن كل من طرفي المعادلة يعطى نفس النتيجة. فقط القوانين 10 و 10 و 10 في هذا الجدول هي التي ستحتاج لعملية استنتاج كما يلي:

#### القانون ١٠

A+AB=A(1+B)

=A.1

=A

ويمكن اثبات ذلك أيضا بعمل جدول حقيقة لكل من طرفي القانون والتأكد
من أن طرفى القانون متساويين.

#### القانون ١١

 $A + \overline{A} B = A + B$ 

 $A + \overline{A} B = (A + AB) + B \overline{A}$ 

 $=(AA+AB)+B\overline{A}$ 

 $=AA+AB+A\overline{A}+\overline{A}B$ 

 $=(AA+A\overline{A})+(AB+\overline{A}B)$ 

 $=(A+\overline{A})A+(A+\overline{A})B=A+B$ 

حاول اثبات هذا القنون أيضا باستخدام جدول الحقيقة.

#### جدول ٤-١ قوانين الجبر المنطقي A+0=AA+1=13 A.0=0A.1=AA+A=A5 A+A=1A.A=AA = 0 AA = A $10 \mid A+AB=A$ 11 | A+AB=A+B $12 \mid (A+B)(A+C)=A+BC$

#### القانون ۲۲

#### (A+B)(A+C)=A+BC

- =AA+AC+AB+BC
- =A(1+C)+AB+BC
- =A.1+AB+BC
- =A(1+B)+BC
- =A.1+BC

=A+BC

حاول اثبات هذا القانون أيضا باستخدام جدول الحقيقة.

#### کے کے نظریات دیمورجان Demorgans Theorems

ديمورجان هو عالم رياضيات أضاف نظريتين أساسيتين لنظريات الجبر المنطقي. هاتان النظريتان يمكن كتابتهما لمعادلات من متغيرين كما يلي:

$$\overline{XY} = \overline{X} + \overline{Y} \tag{7-5}$$

$$\overline{X+Y} = \overline{X}\overline{Y} \tag{V-\xi}$$

تنص هذه النظرية على أن عكس مضروب أى عدد من المتغيرات يساوى مجموع العكس لهذه المتغيرات كما فى المعادلة (7-1). كما أن عكس مجموع أى عدد من المتغيرات يساوى مضروب العكس لهذه المتغيرات كما فى المعادلة (7-1). يمكن اثبات المعادلتين (1-1) و (1-1) باستخدام جداول الحقيقة لكل من الطرفين فى كل معادلة. نظريات ديمورجان يمكن تطبيقها على أى عدد من المتغيرات وليست مقتصرة على متغيرين فقط.

#### مثال **٤ – ٢**

طبق نظریات دیمورجان علی التعبیرین  $\overline{WXYZ}$  و  $\overline{WXYZ}$  و  $\overline{WXYZ}$  . بالنسبة للتعبیر الأول یمکن کتابته کما یلی:  $\overline{WXYZ} = \overline{W} + \overline{X} + \overline{Y} + \overline{Z}$ 

وأما التعبير الثاني فيمكن كتابته كما يلي:

 $\overline{W+X+Y+Z} = \overline{W}.\overline{X}.\overline{Y}.\overline{Z}$ 

يمكن تطبيق نظريات ديمورجان على تعبيرات أكثر تعقيداكما في التعبير التالي:

 $\overline{(AB+C)(A+BC)}$ 

يمكن النظر لهذا التعبير على أنه مكون من متغيرين ، الأول هو القوس الأول ، والثاني هو القوس الثاني. بتطبيق نظرية ديمورجان على الأقواس كمتغيرات نحصل على:


$$\overline{(AB+C)(A+BC)} = \overline{(AB+C)} + \overline{(A+BC)}$$

حيث تم استبدال معكوس حاصل ضرب القوسين بمجموع معكوس كل من القوسين. الآن يمكن تطبيق نظرية ديمورجان على ما بداخل كل قوس حيث كل عملية جمع تستبدل بحاصل ضرب المعكوس، وكل ضرب تستبدل بمجموع المعكوس كما يلى:

$$\overline{(AB+C)} + \overline{(A+BC)} = (\overline{A}+\overline{B}).\overline{C} + \overline{A}.(\overline{B}+\overline{C})$$

وهذا آخر ما يمكن عمله بنظرية ديمورجان لهذا المثال. بالطبع قد يمكن تبسيط هذا التعبير، ولكن هذا يتم باستخدام طرق سيتم شرحها في الأجزاء القادمة.

#### ٤ -٥ الحصول على المعادلة المنطقية لأى دائرة منطقية



عملية الحصول على المعادلة المنطقية التي تمثل دائرة منطقية معينة تعتبر عملية سهلة. بالنظر للدائرة الموجودة في شكل (٤- ١) فإننا نبدأ من أقصى اليسار ونحسب خرج كل بوابة متجهين ناحية اليمين إلى أن نصل إلى الخرج الأخير.

حيث نلاحظ من هذا الشكل أن الخرج F سيكون حاصل ضرب المتغيرين A و B مجموعا مع C والكل مضروبا في المتغير D، ويمكن كتابة الخرج F كما يلى:

$$F = (AB + C)D \qquad (A - \xi)$$

#### ٤ - ٦ الحصول على جدول الحقيقة من المعادلة المنطقية

بمجرد الحصول على المعادلة المنطقية يمكن وضع جدول الحقيقة لهذه المعادلة أو هذه الدائرة. جدول الحقيقة يمثل فى أحد جوانبه جميع الدخول الخاصة بالدائرة وفى الجانب الآخر مخارج الدائرة. للحصول على هذا الجدول يتم تمثيل جميع الحالات الممكنة للمداخل، وفى المقابل لكل حالة يتم حساب الخرج تبعا لقيم المداخل فى هذه الحالة. كمثال على ذلك سنكتب جدول الحقيقة للدائرة الموجودة فى شكل (3-1). هذه الدائرة لها ٤ مداخل (3-1). هذه الدائرة لها ٤ مداخل (A, B, C, D) وخرج واحد هو الخرج (3-1). لذلك فإن جميع الحالات الممكنة لجميع المداخل من وحايد وأصفار ستكون (3-1). أى أن هذا الجدول سيحتوى (3-1).

#### جدول ٤-٢ جدول الحقيقة للدائرة الموجودة في شكل (٤- ١)

خل	الد			الخرج F=(AB+C)D
D	C	В	A	F=(AB+C)D
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

#### ٤ -٧ تبسيط المعادلات المنطقية

قبل محاولة بناء أو تحقيق أى معادلة منطقية باستخدام البوابات المنطقية المعروفة، لابد من محاولة تبسيط هذه المعادلات فقد توفر الكثير من البوابات، وقد تحصل على دائرة أكثر بساطة. سنرى فى هذا الجزء كيفية تبسيط هذه المعادلات باستخدام قوانين ونظريات

الجبر المنطقى التي رأيناها في هذا الفصل. لذلك فإنه لكى نستخدم هذه الطريقة لابد من المعرفة الجيدة لهذه القوانين وهذه النظريات. من عيوب هذه الطريقة أنها ليست خطوات محددة يتم اتباعها بالترتيب، ولكنها كما قلنا تعتمد بالدرجة الأولى على المعرفة الجيدة بالقوانين السابقة. كما أن هناك عيب آخر وهو أن الصورة المبسطة التي قد تصل إليها ليس هناك أي تأكيد على أنها أبسط صورة، ولكن قد يستطيع شخص آخر الحصول على صورة أبسط لأنه أمهر في استخدام هذه القوانين. لكي نرى كيف نتبع هذه الطريقة سنسوق المثال التالي لنرى من خلاله أهمية تبسيط أي معادلة قبل محاولة بناؤها:

#### مثال ٤ -٣

بسط المعادلة التالية إلى أبسط صورة ممكنة:

 $F=(A \overline{B} (C+BD)+\overline{AB})C$ 

١- فك القوس الداخلي باستخدام قانون التوزيع:

 $F=(A\overline{B}C+A\overline{B}BD+\overline{AB})C$ 

۲- لاحظ أن الكمية الثانية داخل القوس تحتوى المضروب  $\overline{B}$  وهذه الكمية تبعا للقانون الثامن في جدول ۱ تساوى صفر . لذلك فإن المعادلة تؤول إلى:

 $F=(A\overline{B}C+\overline{AB})C$ 

٣- طبق قانون التوزيع مرة أخرى على المعادلة السابقة للتخلص من القوس:

 $F=A\overline{B}CC+\overline{AB}C$ 


٤- بتطبيق القانون رقم ٧ في جدول ١ نجد أن CC=C ، لذلك نعيد كتابة المعادلة السابقة كما يلي:

 $F=A\overline{B}C+\overline{AB}C$ 

مشترك: من المعادلة السابقة يمكن أن نأخذ الكمية  $\overline{B}$  كعامل مشترك:

 $F = \overline{B} C(A + \overline{A})$ 

 $A + \overline{A} = 1$  بتطبيق القانون رقم A = 1 في جدول A = 1 أن A = 1 وعلى ذلك فإن المعادلة السابقة تؤول إلى الكمية:  $F = \overline{B} C$ 



وهذا أقصى ما يمكن الوصول إليه من اختصار، وهذا بالطبع اختصارا كبيرا إذا ما قورن بالمعادلة الأصلية. شكل (٤-٢أ و ب) يبين بناء المعادلة الأصلية (أ) والمعادلة المختصرة (ب) حتى نقدر مدى فائدة محاولة اختصار أى معادلة قبل بناؤها فقد يكون فيها التوفير الكثير كما رأينا. المعادلة المختصرة تحتاج لبوابة AND واحدة، بينما الدائرة الأصلية تحتاج إلى ستة بوابات. هذا مع إهمال بوابات العكس في كل حالة. اكتب جدول الحقيقة لكل من الصورتين الأصلية والمختصرة و تأكد من أنهما سيعطيان نفس النتائج.

#### ٤ - ٨ الصور القياسية للمعادلات المنطقية


هناك صورتان من الصور القياسية التي يمكن أن نضع أى معادلة منطقية عليها . الصورة الأولى هي صورة مجموع المضاريب، والصورة الثانية هي صورة مضروب المجاميع. وضع أى معادلة في واحدة من هذه الصور يسهل عملية اختصار وبناء هذه المعادلات كما سنرى.

#### 3-۸-۱ صورة مجموع المضاريب ١-٨-٤

في هذه الصورة تكون المعادلة في صورة كميات، كل منها عبارة عن مضروب AND لجموعة متغيرات، وهذه الكميات مجمعة OR مع بعضها. كمثال على ذلك انظر التعبيرات التالية:

F1=AB+ABCD F2=ABC+CDE+ $\overline{ABC}$ 

عند بناء أى معادلة موضوعة فى صورة مجموع مضاريب فإن الدائرة المنطقية الناتجة تتكون من مجموعة من بوابات الآند AND كل منها تمثل أحد الكميات المضروبة، وكل هذه البوابات مجمعة فى بوابة أور OR واحدة كما فى شكل  $(2-\pi)$  الذى يبين بناء كل من المعادلتين السابقتين. الدائرة المبينة فى شكل  $(2-\pi)$  تسمى دائرة



آند أور AND-OR circuit. باستخدام قوانين ونظريات الجبر المنطقى يمكن وضع أى معادلة في صورة مجموع مضاريب. في الصورة القياسية لمجموع المضاريب يجب أن تكون كل كمية من الكميات المضروبة ممثلة لكل متغيرات المعادلة. A, B, فمثلا المعادلة 17 السابقة ليست معادلة مجموع مضاريب قياسية لأن هذه المعادلة مكونة من ٤ متغيرات هي C, D والكمية الأولى تحتوى متغيرين فقط هما A, B لذلك فهذه المعادلة ليست قياسية كما قلنا. لاحظ أن ما يهمنا هنا هو تمثيل كل المتغيرات في كل الكميات المضروبة، ونعني بتمثيل المتغير هنا هو إما المتغير أو عكسه. لتحويل أى معادلة إلى الصورة القياسية نضرب الكمية الغير قياسية في مجموع المتغير الناقص وعكسه ثم نفك هذا المجموع إلى كميتين. يتضح ذلك من المثال التالي:

#### مثال **٤** – ٤

ضع المعادلة F1 السابقة في صورة معادلة مجموع مضاريب قياسية. المعادلة F1 هي:

F1=AB+ABCD

الكمية الأولى AB هي الكمية الغير قياسية، حيث أن المتغيرين C و C غير ممثلين فيها. لذلك سنضرب هذه الكمية الكمية  $C+\overline{C}=1$  أولا في الكمية  $C+\overline{C}=1$  كما يلي: (لاحظ أن الكمية  $C+\overline{C}=1$ )

 $F1=AB(C+\overline{C})+ABCD$ 

ثم نفك القوس فنحصل على المعادلة التالية:

 $F1=ABC+AB\overline{C}+ABCD$ 

هذه المعادلة لازالت غير قياسية لغياب المتغير D في أول كميتين. للحصول على الصورة القياسية نكرر الخطوتين السابقتين كما يلي:

 $F1=ABC(D+\overline{D})+AB\overline{C}(D+\overline{D})+ABCD$ 

ومنه نحصل على:

 $F1=ABCD+ABC\overline{D}+AB\overline{C}D+AB\overline{C}\overline{D}+ABCD$ 


وهذه هي صورة مجموع المضاريب القياسية التي نبحث عنها للمعادلة F1.

#### ۲-۸-٤ صورة مضروب المجاميع القياسية ٢-٨-١

في هذه الصورة تكون المعادلة في صورة كميات مضروبة في بعضها (AND)، وكل كمية منها عبارة عن مجموع (OR) لمجموعة متغيرات. كمثال على ذلك انظر التعبيرات التالية:

F1=(A+ $\overline{B}$ )( $\overline{A}$ +B+C) F2=( $\overline{A}$ + $\overline{B}$ +C)(A+ $\overline{B}$ +C+D)

عند بناء أى معادلة موضوعة فى صورة مضروب مجاميع فإن الدائرة المنطقية الناتجة تتكون من مجموعة من بوابات الأور OR كل منها تمثل أحد الكميات المجموعة، وكل هذه البوابات مجمعة



فى بوابة آند AND واحدة كما فى شكل  $(\xi-\xi)$  الذى يبين بناء المعادلة الأولى F1. الدائرة المبينة فى شكل  $(\xi-\xi)$  تسمى دائرة أور آند OR-AND circuit. باستخدام قوانين ونظريات الجبر المنطقى يمكن وضع أى معادلة فى صورة مضروب مجاميع.

فى الصورة القياسية لمضروب المجاميع يجب أن تكون كل كمية من الكميات المجمعة ممثلة لكل متغيرات المعادلة. فمثلا المعادلة A,B,C المعادلة B,C المعادلة أن هذه المعادلة مكونة من B,C والكمية الأولى تحتوى متغيرين فقط هما B لذلك فهذه المعادلة ليست قياسية كما قلنا. لاحظ أن ما يهمنا هنا هو تمثيل كل المتغيرات فى كل الكميات المجمعة، ونعنى بتمثيل المتغير هنا هو إما المتغير أو عكسه. لتحويل أى معادلة إلى الصورة القياسية نضيف المتغير الناقص مضروبا فى عكسه إلى الكمية الغير قياسية وهذا بالطبع لن يؤثر على هذه الكمية لأنه تبعا

للقانون  $\Lambda$  فى جدول 3-1 فإن حاصل ضرب أى متغير فى عكسه يساوى صفر. بعد ذلك نستخدم القانون 17 فى نفس الجدول الذى ينص على A+BC=(A+B)(A+C) وبذلك تتحول الكمية الغير قياسية إلى كميتين قياسيتين، يتضح ذلك من المثال التالى:

#### مثال ٤ - ٥

ضع المعادلة F1 السابقة في صورة معادلة مضروب مجاميع قياسية. المعادلة F1 هي:

$$F1=(A+\overline{B})(\overline{A}+B+C)$$

الكمية الأولى  $\overline{A}$  هي الكمية الغير قياسية، حيث أن المتغير C غير ممثل فيها. لذلك سنضيف الكمية الغير قياسية كما يلي:

$$F1 = (A + \overline{B} + C\overline{C})(\overline{A} + B + C)$$

ثم نستخدم القانون ١٢ كما ذكرنا لنحصل على المعادلة التالية:

$$F1=(A+\overline{B}+C)(A+\overline{B}+\overline{C})(\overline{A}+B+C)$$

وهذه هي صورة مضروب المجاميع القياسية التي نبحث عنها للمعادلة F1 . نكرر ذلك لكل كمية غير قياسية في المعادلة إن وجد .

#### ٤ - ٩ جدول الحقيقة والمعادلات المنطقية

جدول الحقيقة هو طريقة شائعة للتعبير عن المعادلات المنطقية. جدول الحقيقة هو استجابة الدائرة المنطقية أو المعادلة المنطقية لجميع الاحتمالات المكنة لمتغيرات الدخل للدائرة. المثال التالي يوضح ذلك:

#### مثال ٤-٦

أكتب جدول الحقيقة للمعادلة المنطقية التالية:

 $F = \overline{A} \overline{B} C + A \overline{B} \overline{C} + ABC$ 

هذه المعادلة تحتوى  $\pi$  متغيرات، لذلك فإن جدول الحقيقة سيحتوى  $\pi$  من الصفوف، كل صف يحتوى أحد الحالات الممكنة لمجموعة الدخل. لكل حالة من حالات الدخل نحسب الخرج المقابل كما في الجدول  $\pi$ - $\pi$ .

بنفس الطريقة يمكن إيجاد جدول الحقيقة لأى معادلة منطقية سواء كانت قياسية أو غير قياسية أو أى دائرة منطقية .

ۣل	جدو	۲– ٤	جدول									
الحقيقة للمثال ٤-٦												
الخرج الدخل												
A B C F												
0												
0	0	1	1									
0	1	0	0									
0	1	1	0									
1	0	0	1									
1	0	1	0									
1	1	0	0									
1	1	1	1									

#### ٤ - ١٠ الحصول على المعادلة المنطقية القياسية من جدول الحقيقة

في الكثير من التطبيقات نبدأ بالدائرة المنطقية ونحسب لها جدول الحقيقة، فهل يمكن وضع معادلة منطقية (من هذا الجدول) في أحد الصور القياسية لهذه الدائرة ؟

#### ٤- ١ - ١ - ١ الحصول على المعادلة المنطقية في صورة مجموع المضاريب

في هذه الحالة نبحث في جدول الحقيقة عن الكميات التي يكون فيها الخرج يساوى واحد، كل واحد من هذه الكميات يمثل مضروب مجموعة المتغيرات كل على حسب إذا كان صفر أو واحد، وكل هذه المضاريب يتم جمعها لتعطى دالة الخرج. عثل مضروب مجموعة المتغيرات كل على حسب إذا كان صفر أو واحد، وكل هذه المضاريب يتم جمعها لتعطى دالة الخرج. فمثلا في جدول الحقيقة في المثال السابق (جدول T=1) نجد أن الخرج T=1 عند ثلاثة أماكن في الجدول: المكان الأول عندما T=1, T=1 وهذا يمكن وضعه في صورة الكمية المضروبة T=1 وهذا يمكن وضعه في صورة الكمية المضروبة T=1 وهذا يمكن وضعه في صورة الكمية المضروبة T=1 وعلى ذلك يمكن كتابة المعادلة المنطقية من مجموع هذه الكميات الثلاثة كما وضعه في صورة الكمية المضروبة T=1 وعلى ذلك يمكن كتابة المعادلة المنطقية من مجموع هذه الكميات الثلاثة كما وضعه في صورة الكمية المضروبة T=1

 $F = \overline{A} \overline{B} C + A \overline{B} \overline{C} + ABC$ 

وهذه هي نفس المعادلة المنطقية السابقة. يمكن تطبيق ذلك على أى جدول حقيقة حيث يمكن بناء الدائرة في هذه الحالة في صورة آند أور.

#### ٤- ١ - ٢ - ٢ الحصول على المعادلة المنطقية في صورة مضروب المجاميع

في هذه الحالة نبحث في جدول الحقيقة عن الكميات التي يكون فيها الخرج يساوى صفر، كل واحد من هذه الكميات نكتبه في صورة مضروب مجموعة المتغيرات كل على حسب إذا كان صفر أو واحد، وكل هذه المضاريب يتم جمعها لتعطى دالة الخرج المعكوسة بدلا من دالة الخرج الحقيقية كما سبق. فمثلا في جدول الحقيقة في المثال السابق (جدول F=0) نجد أن الخرج الحقيقية كما سبق. فمثلا في جدول الحقيقة في المثال السابق (جدول F=0) أن الخرج F=0 عند خمسة أماكن في الجدول: المكان الأول عندما F=0, F=0, وهذا يمكن وضعه في صورة الكمية المضروبة F=0 ، المكان الثاني عندما F=0, F=0, وهذا يمكن وضعه في صورة الكمية المضروبة F=0 ، المكان الثاني عندما F=0, F=0 وهذا يمكن كتابة المعادلة المنطقية لمعكوس الخرج كما يلي:

 $\overline{F} = \overline{A} \ \overline{B} \ \overline{C} + \overline{A} \ \overline{B} \ \overline{C} + \overline{A} \ \overline{B} \ C + \overline{A} \ \overline{B} \ C + \overline{A} \ \overline{B} \ C$ 

لاحظ أن الذى حصلنا عليه هو معكوس الخرج وليس الخرج الحقيقى. للحصول على الخرج الحقيقى F نعكس كل من طرفى المعادلة السابقة كما يلى:

 $\overline{(\overline{F})} = \overline{(\overline{A}.\overline{B}.\overline{C} + \overline{A}.B.\overline{C} + \overline{A}.B.C + A.\overline{B}.C + A.B.\overline{C})}$ 


عكس الطرف الأيسر مرتين كما سبق يعطى الخرج الحقيقى F، بينما عكس الطرف الأيمن يمكن تطبيق نظرية ديمورجان على المعادلة في صورة مضروب مجاميع كما يلى:


 $\mathsf{F} = (\mathsf{A} + \mathsf{B} + \mathsf{C})(\mathsf{A} + \overline{B} + \mathsf{C})(\mathsf{A} + \overline{B} + \overline{C})(\overline{A} + \mathsf{B} + \overline{C})(\overline{A} + \overline{B} + \mathsf{C})$ 

وهى الصورة التي نبحث عنها حيث منها يمكن بناء الدائرة في صورة أور آند.

## ١١- ١ بناء الدوائر المنطقية باستخدام بوابات ناند فقط


في الكثير من الدوائر العملية، وبالذات في تصنيع الدوائر التكاملية المنطقية يكون في العادة من المفيد بناء كل الدائرة أو كل النظام المنطقي من نوع واحد من البوابات. سنرى في هذا الجزء كيف نستخدم بوابات ناند فقط لبناء الدائرة المنطقية بالكامل. شكل (١- ٥) يبين كيفية الحصول على البوابات الأساسية، العاكس، وأند، وأور باستخدام بوابة ناند فقط. كما في شكل (٤- ٥أ) فإن العاكس يمكن الحصول عليه بتوصيل دخلي البوابة ناند مع بعضهما  $\overline{AA} = \overline{A}$  فيكون خرج البوابة في هذه الحالة هو حيث كما نعلم فإن عملية الأند على نفس المتغير تعطى المتغير نفسه كما سبق. شكل (٤- ٥ب) يبين كيفية الحصول على بوابة آند من ناند حيث الدخلين الأساسين يدخلان على بوابة ناند فنحصل من خرجها على  $\overline{AB}$ ، بإدخال هذا الخرج على بوابة ناند تعمل كعاكس نحصل في الخرج النهائي






على AB الذي يمثل خرج بوابة آند. شكل (٤- ٥-) يبين كيفية الحصول على بوابة أور من ناند. دخل البوابة ناند الأولى هو معكوس المتغيرين الأساسيين، فيكون خرج البوابة ناند الأولى هو  $\overline{(\overline{A.B})}$ . هذا الخرج يمكن تطبيق نظرية ديمورجان عليه فنحصل على A+B التي تمثل خرج بوابة أور.

يمكن تحويل أى دائرة مبنية بنظام آند أور، أى مجموع مضاريب، إلى دائرة مبنية باستخدام بوابات ناند فقط وذلك بوضع عاكسين على خرج كل بوابة آند كما فى شكل (3-7). العاكس الأول مع كل بوابة آند يعطى بوابة ناند. باقى العواكس فى دخل بوابة الأور، مع بوابة الأور، تكافىء بوابة ناند حسب قوانين الجبر المنطقى. بذلك تصبح الدائرة كلها مبنية باستخدام بوابات الناند كما فى شكل (3-7).






$$F=X(\overline{Y}+Z)+\overline{X}Y$$
$$F=X\overline{Y}+XZ+\overline{X}Y$$

۲- إعكس الطرف الأيمن للمعادلة مرتين ، حيث سيكون ليس هناك أى تأثير نتيجة هذا العكس المزدوج. في هذه الحالة ستكون المعادلة السابقة كما يلي:

$$F=\overline{XY}+XZ+\overline{XY}$$
 $F=XY+XZ+\overline{XY}$ 
 $F=XY+X+\overline{XY}$ 
 $F=XY+\overline{XY}$ 
 $F=XY+X+\overline{XY}$ 
 $F=XY+X+\overline{XY}$ 
 $F=XX+\overline{XY}$ 
 $F=XX+\overline{XY}$ 
 $F=XX+\overline{XY}$ 
 $F=XX+\overline{XY}$ 
 $F=XX+\overline{XY}$ 
 $F=XX+\overline{XY}$ 
 $F=XX+\overline{XY}$ 




 $F = (\overline{X\overline{Y}})(\overline{XZ})(\overline{\overline{X}Y})$ 

وهذه كما نرى عبارة عن بوابات ناند (عددها ثلاثة) كلها مجمعة على بوابة ناند. شكل (٤- ٧) يبين هذه الدائرة.

#### ٤ - ١٢ بناء الدوائر المنطقية باستخدام بوابات نور فقط

سنرى فى هذا الجزء كيف نستخدم بوابات نور فقط لبناء الدائرة المنطقية بالكامل كما فعلنا مع بوابات الناند. شكل (٤-٨) يبين كيفية الحصول على البوابات الأساسية، العاكس، وأور، وآند باستخدام بوابة نور فقط. كما فى شكل (٨-٤أ) فإن العاكس يمكن الحصول عليه بتوصيل دخلى البوابة نور مع بعضهما فيكون خرج البوابة فى هذه الحالة هو:  $\overline{A} + \overline{A} = \overline{A}$  حيث كما نعلم فإن عملية الأور على نفس المتغير تعطى المتغير نفسه كما سبق. شكل (٤- ٨ب) يبين كيفية الحصول على بوابة أور من نور حيث الدخلين الأساسين يدخلان على بوابة نور فنحصل من خرجها على الصورة كيفية الحرول على الخرج على بوابة نور تعمل كعاكس نحصل فى الخرج النهائى على الصورة  $\overline{A} + \overline{B}$  ، بإدخال هذا الخرج على بوابة نور تعمل كعاكس نحصل فى الخرج النهائى على الصورة  $\overline{A} + \overline{B}$ 

بوابة أور. شكل (٤- ٨ج) يبين كيفية الحصول على بوابة آند من نور. دخل البوابة نور الأولى هو معكوس المتغيرين الأساسيين، فيكون خرج البوابة نور الأولى هو  $\overline{(\overline{A}.+\overline{B})}$ . هذا الخرج يمكن تطبيق نظرية ديمورجان عليه فنحصل على AB التي تمثل خرج بوابة آند.



یمکن تحویل أی دائرة مبنیة بنظام أور آند، أی مضروب مجامیع، إلی دائرة مبنیة باستخدام بوابات نور فقط وذلك بوضع عاکسین علی خرج کل بوابة أور کما فی شکل (3-9). العاکس الأول مع کل بوابة أور یعطی بوابة نور. باقی العواکس فی دخل بوابة الآند، مع بوابة الآند، تکافیء بوابة نور حسب قوانین الجبر المنطقی. بذلك تصبح الدائرة کلها مبنیة باستخدام بوابات نور کما فی شکل (3-9). فی الکثیر من الأحیان یکون الرسم المنطقی للدائرة فی الکثیر من الأحیان یکون الرسم المنطقی للدائرة وقتا طویلا فی حالة إعداده بالذات إذا کانت المعادلة المنطقیة معقدة. لذلك سنقدم فی هذا الجزء طریقة سهلة فی عدة خطوات ثابتة یمکن بعدها تحویل أی معادلة منطقیة إلی الصورة المناسبة للبناء باستخدام بوابات النور. هذه الخطوات کما یلی:

- ١- ضع المعادلة المنطقية في صورة مضروب مجاميع.
- ٢- إعكس الطرف الأيمن للمعادلة مرتين، حيث سيكون ليس هناك أي تأثير نتيجة هذا العكس المزدوج.
- ٣- طبق نظرية ديمورجان على عملية العكس الداخلية، وعلى عمليات الضرب فقط دون عمليات الجمع فتحصل على دائرة مبنية باستخدام بوابات نور فقط. حاول تطبيق ذلك على مثال من عندك.


## ٤ - ١٣ اختصار الدوال المنطقية (خريطة كارنوف) Karnaugh Map


الفصل الرابع

لقد رأينا في جزء سابق كيفية استخدام قوانين ونظريات الجبر المنطقى في اختصار الدوال أو الدوائر المنطقية. مثل هذه الطريقة كما أشرنا سابقا لا تعطى أى تأكيد على أن الصورة النهائية التي تم الحصول عليها للمعادلة المنطقية هي الصورة المثلي ولا يمكن اختصارها أكثر من ذلك لأن الصورة النهائية التي سنصل إليها تعتمد بدرجة كبيرة على مهارة مستخدم هذه القوانين والنظريات. سنقدم هنا طريقة بسيطة لاختصار أي معادلة منطقية ووضعها في الصورة المثلي التي لا يمكن إجراء أي اختصار عليها أكثر من ذلك. ميزة هذه الطريقة أنها خطوات مرتبة في صورة أشكال توضيحية مثل جدول الحقيقة كما سنري. هذه الطريقة تسمي

طريقة أو خريطة كارنوف لتبسيط المعادلات المنطقية.

طريقة كارنوف تشبه تماما جدول الحقيقة في تمثيل المعادلة المنطقية. حيث أنما تعرض جميع الحالات الممكنة لمتغيرات الدخل، وكذلك الخرج المقابل لهذا الدخل. بدلا من استخدام الصفوف والأعمدة كما في جدول الحقيقة، فإن خريطة كارنوف تستخدم مصفوفة من كارنوف تستخدم مصفوفة من الحلايا، حيث كل خلية من هذه الحلايا تمثل واحدة من حالات الدخل الممكنة. يتم ترتيب هذه الخلايا بطريقة تسمح بتبسيط الدالة المنطقية عن طريق تجميع






بعض هذه الخلايا مع بعضها بطريقة معينة. يمكن استخدام هذه الخريطة لتبسيط المعادلات ذات المتغيرين والثلاثة والأربعة وحتى الخمسة متغيرات، ولكن مع زيادة عدد متغيرات المعادلة عن خمسة فإن التعامل مع الخريطة يكون صعب ومتعب. في هذه الحالة (زيادة عدد المتغيرات عن خمسة) نلجأ لطريقة أخرى تسمى طريقة كوين مكلوسكى Quine McClusky، وهذه الطريقة خارج نطاق هذا الكتاب. سنقدم هنا أمثلة على استخدام خرائط كارنوف ذات المتغيرين والثلاثة والأربعة. سنفترض أولا معادلة منطقية في متغيرين كما يلى :

 $F=X\overline{Y}+XY+\overline{X}Y$ 

شكل (١٠ - ٤) يبين خريطة كارنوف لمتغيرين.



نلاحظ أن هذه الخريطة مكونة من 3 خلايا مرتبة فى صفين وعمودين. الصف الأول  $\overline{X}$  والصف عكس المتغير الأول  $\overline{X}$  والصف الثانى يمثل المتغير نفسه X. كذلك العمود الأول يسارا يمثل عكس المتغير الثانى  $\overline{Y}$  والعمود الثانى يمثل نفس المتغير  $\overline{Y}$  والعمود الثانى يمثل نفس المتغير  $\overline{Y}$ . وعلى

ذلك فإن ترتيب الخلايا من حيث تقاطع الصفوف مع الأعمدة سيجعل الخلية الأولى (أعلى يسار) تمثل الكمية  $\overline{X}$  ، والخلية الثالثة (أسفل يسار) تمثل الكمية  $\overline{X}$  ، والخلية الثالثة بعد رسم الخريطة هي مقارنة الكميات الموجودة في المعادلة المراد تبسيطها ثم وضع واحد في كل خلية من خلايا الخريطة يقابلها كمية في المعادلة. وحيث أن المعادلة تحتوى  $\overline{X}$  كميات فقد تم توقيع  $\overline{X}$  وحايد في الخريطة كما هو موضح في شكل (غ - 1). الخطوة التالية هي تجميع كل خليتين متجاورتين أفقيا أو رأسيا وكل منهما تحتوى واحد. الخلايا المجمعة والمتجاورة بمذا الشكل يمكن تبسطها إلى المتغيرات الثابتة في هذا التجميع فقط. فمثلا التجميعة الرأسية تحتوى الخلية الثانية والرابعة ، ومجموع هاتين الخليتين هو  $\overline{X}$  + $\overline{X}$ . في هذه المجموعة المتغير  $\overline{X}$  ثابت لم يتغير في كل من الكمية  $\overline{X}$  فقط. وهذا في الحكمية الأولى حقيقي ومعكوس في الكمية الثانية. لذلك فإن هذه المجموعة تؤول إلى المجموعة ويتبقى المتغير  $\overline{X}$  معكوسه وهذا يساوى واحد حسب قوانين الجبر المنطقي. الآن ننتقل إلى المجموعة ويتبقى المتغير  $\overline{X}$  بمعموعا مع معكوسه وهذا يساوى واحد حسب قوانين الجبر المنطقي. الآن ننتقل إلى المجموعة ويتبقى المتغير  $\overline{X}$  فقط. لذلك فإن هذه المجموعة تؤول إلى المتغير  $\overline{X}$  فقط. لذلك فإن الصورة المبسطة للمعادلة  $\overline{X}$  ستكون ناتج هاتين المجموعة كما يلى:

F=X+Y

وهذا هو أبسط ما يمكن الوصول إليه في هذه المعادلة .

سنفترض الآن معادلة في ثلاثة متغيرات كما يلي:

 $F = \overline{X} Y \overline{Z} + XY \overline{Z} + XYZ$ 


شكل (٤- ١١) يبين خريطة كارنوف لثلاث متغيرات موقعا عليها الكميات الموجودة فى المعادلة السابقة. من هذه الخريطة يمكن كتابة الصورة المبسطة للمعادلة كما يلى:

 $F=XY+Y\overline{Z}$ 

Y لاحظ طريقة ترتيب الخلايا أفقيا من خلال المتغيرين Y و Z. نلاحظ أنه بالانتقال من عمود للتالى له فإن متغير واحد فقط هو الذى يغير حالته من حقيقى إلى معكوس. فتجد العمود الأيسر مثلا ممثلا بالكمية YZ=00 ، والعمود التالى له YZ=01 المتغير YZ=01 المتغير YZ=01 فقط تغير من صفر لواحد، يأتى بعد ذلك العمود YZ=01 بجد أن الفرق بينه وبين العمود السابق أن المتغير Y تغير من صفر إلى واحد، وهكذا. المهم أنه عند الانتقال من خلية لحلية مجاورة لها أن يتغير واحد فقط من المتغيرات من صفر إلى واحد أو العكس.

ما زلنا مع المعادلات ثلاثية المتغيرات حيث نعرض المعادلة التالية:

$$F = \overline{X} Y \overline{Z} + XY \overline{Z} + XYZ + \overline{X} YZ$$



(A-£)

هذه المعادلة بما أربع كميات بعد توقيعها على خريطة كارنوف المناسبة جاءت الأربع كميات فى أربع خلايا متجاورة كما فى شكل (2-1). معنى ذلك أن هناك متغيرين سيتم تبسيطهم ، ويبقى متغير واحد فقط وهو المتغير Y الذى لم يتغير فى الأربع خلايا. معنى ذلك أن هذه المعادلة عكن تبسيطها إلى متغير واحد فقط كما يلى:

F=Y

من خواص خريطة كارنوف أنها يمكن

أن تلف على نفسها حول محور رأسي

لتكون اسطوانة رأسية أو تلف على نفسها حول محور أفقى لتكون اسطوانة أفقية. سنقوم بتبسيط المعادلة التالية لنوضح هذه الخاصية:

$$F = \overline{X} \overline{Y} \overline{Z} + X \overline{Y} \overline{Z} + \overline{X} Y \overline{Z} + XY \overline{Z}$$

هذه المعادلة تم توقيعها على خريطة كارنوف كما فى شكل (٤- ١٣) حيث أمكن تبسيطها إلى الصورة التالية:  $F=\overline{Z}$  شكل (٤-١٤) يبين خريطة كارنوف فى ٤ متغيرات، وهذا المثال يبين أيضا خاصية الالتفاف الأفقى والرأسى للخريطة. المعادلة قبل التبسيط كما يلى:

$$F = \overline{X} \ \overline{W} \ \overline{Y} \ \overline{Z} + \overline{X} \ \overline{W} \ Y \ \overline{Z} + \ X \overline{W} \ \overline{Y} \ \overline{Z} + X \overline{W} \ Y \ \overline{Z}$$

وهذه المعادلة كما نرى يمكن تبسيطها إلى ما يلي:

 $F = \overline{W} \overline{Z}$ 

لقد سقنا العديد من الأمثلة التي تبين كيفية استخدام خريطة كارنوف لتبسيط الدوائر المنطقية حتى ٤ متغيرات، وكما قلنا من قبل يمكن تعميم ذلك لدوائر في أكثر من ٤ متغيرات ولكن الخريطة ستكون أكثر تعقيدا، ولذلك فنحن نكتفي بهذا القدر من الأمثلة. لاحظ أنه من الممكن أن تكون هناك كميات أو خلايا لا يمكن أن تؤخذ في مجموعات لتحقيق عملية

التبسيط. تخيل مثلا أن المعادلة السابقة كانت تحتوى الكمية XWYZ. في هذه الحالة فإن الخلية المقابلة لهذه الكمية لا يمكن أن تؤخذ في مجموعة مع أي خلية أخرى، لذلك فإن الصورة النهائية للمعادلة في هذه الحالة ستكون:

 $F = \overline{W} \overline{Z} + WXYZ$ 

#### ٤ - ٤ ١ تمارين

1- ما هي قيمة كل من A, B, C التي تجعل كل من التعبيرات التالية مرة واحد ومرة صفر:

a) AB b)  $A\overline{B}C$  C) A+B d)  $\overline{A}+B+\overline{C}$  e)  $\overline{A}B\overline{C}$ 

٢- أكتب جدول الحقيقة لكل من المعادلات التالية:

a) X=(A+B)C+B b)  $X=\overline{(A+B)C}$  c)  $X=(A+BC)(\overline{B}+\overline{C})$ 

٣- طبق نظرية ديمورجان على كل من التعبيرات التالية:

a) A + B b) AB C)  $A\overline{B} + C\overline{D}$  d)  $A\overline{B}(C + \overline{D})$  e)  $\overline{AB(CD + EF)}$ 

f) $(A + \overline{B} + C + \overline{D}) + ABC\overline{D}$  g)  $(\overline{ABC})(\overline{EFG}) + (\overline{HIJ})(\overline{KLM})$ 

٤ - ارسم الدائرة المنطقية لكل واحد من التعبيرات الموجودة في تمرين ١ وتمربن ٢.

٥- استخدم الجبر البوليني في تبسيط كل من التعبيرات التالية:

a) BD + B(D+E) + D(D+F) b) AB + ABC + A

c)  $\overline{AB} + \overline{ABC} + \overline{ABCD} + \overline{ABCDE}$  d)  $(A + \overline{A})(AB + AB\overline{C})$ 

e)ABC(AB+ $\overline{C}$ (BC+AC)) f)ABCD +AB( $\overline{CD}$ ) + ( $\overline{AB}$ )CD

٧- ضع كل من التعبيرات التالية في صورة مجموع المضاريب SOP القياسية:

a)  $(A+B)(C+\overline{B})$  b)  $(A+\overline{B}C)C$  c) (A+C)(AB+AC)

d) AB + CD(AB + AC) e) A + B(AC + (B + C)D)

 $- \lambda$  أكتب جدول الحقيقة لكل واحد من التعبيرات الموجودة في تمرين  $- \lambda$ 

٩- أرسم خريطة كارنوف لاثنين وثلاثة وأربع متغيرات ثم ضع رقم لكل خلية تبعا لقيمة المتغيرات التي تمثلها هذه الخلية.

١٠ -استخدم خريطة كارنوف لتبسيط كل واحد من التعبيرات الموجودة في تمرين ٥.

١١-أكتب المعادلة المنطقية للخرج الموجود في جدول الحقيقة في شكل (٤-ت١١) في صورة مجموع مضاريب SOP.

١٢ - ارسم الدائرة المنطقية للخرج في تمرين ١١.

١٣ - ارسم الدائرة الناتجة في تمرين ١٢ مستخدما بوابات الناند فقط.

١٤-بسط المعادلة الناتجة في تمرين ١١ مستخدما خريطة كارنوف.

١٥-أكتب المعادلة المنطقية للخرج الموجود في جدول الحقيقة في شكل (١٥-ت ۱۱) فی صورة مضروب مجامیع POS.

١٦-ارسم الدائرة المنطقية للخرج في تمرين ١٥.

١٧-ارسم الدائرة الناتجة في تمرين ١٦ مستخدما بوابات نور فقط.

١٨-بسط المعادلة الناتجة في تمرين ١٥ مستخدما خريطة كارنوف.

١٩-صمم دائرة منطقية لها ٣ مداخل بحيث يكون خرجها يساوى واحد إذا كان الدخل يمثل رقما فرديا. أكتب جدول الحقيقة ثم استنتج المعادلة المنطقية ثم بسطها باستخدام خريطة كارنوف ثم ارسم الدائرة.

٢٠ - صمم دائرة منطقية لها ٤ مداخل بحيث يكون الخرج يساوى واحد إذا كان هناك ٣ أو أكثر من المداخل يساوى واحد (دائرة الأغلبية). اتبع نفس الخطوات الموضحة في تمرين ١٩.


		<mark>خل</mark> C	الد		<u>الخرج</u> F
I	)	C	В	A	F
0	)	0	0	0	0
0	)	0	0	1	0
0	)	0	1	0	0
0	)	0	1	1	1
0	)	1	0	0	0
0	)	1	0	1	0
0		1	1	0	1
0	)	1	0	1	0
1		0	0	0	0
1		0	0	1	1
1		0	1	0	0
1		0	1	1	0
1		1	0	0	1
1		1	0	1	1
1		1	1	0	0
1		1	1	1	1
		(11	_ت	ر ٤ ) ر	شكر

### الفصل الخامس

محلدت الشفرة والمشغرات

**Decoders And Encoders** 

#### 0− 1 محللات الشفرة Decoders



كالتالى: 000، 001، 010، 010، 001، 101، 111. محلل الشفرة الذى له n من الدخول يكون عبارة عن دائرة توافقية combinational تختار واحد فقط من المخارج التى عددها n وتنشطه بينما تخمد باقى المخارج. هذا المخرج يتم اختياره على حسب الشفرة المدخلة أو الموجودة على دخل المشفر. شكل (o-1) يبين (o-1) عند وضع الشفرة له (o-1) وبالطبع (o-1) عند وضع الشفرة (o-1) بالمخرج (o-1) وبالطبع (o-1) عند وضع الشفرة (o-1) بالمخرج (o-1) وبالمخرج (o-1) عند وضع الشفرة الذى له أو يتم اختياره وعند وضع الشفرة (o-1) من المخارج التى يتم اختيار أو تنشيط أحدها على حسب الشفرة الموجودة على الدخل.


شكل (٥- ٢) يبين الدائرة المنطقية التي يتكون منها محلل الشفرة. هذه الدائرة عبارة عن مجموعة من بوابات AND التي يكون خرجها واحد عند شفرة معينة ووحيدة من شفرات الدخل. لاحظ استخدام العواكس AND لاحتفا استخدام العواكس AND لاختيار الشفرة المناسبة التي سينشط عندها هذا الخرج. فمثلا الخرج واحد فقط إذا كان A0-1 وذلك من خلال استخدام عاكس على الدخل كم حتى استخدام عاكس على الدخل كما في وجود الشفرة A1 على الدخل كما في الشكل.

	الدخل					_رج	الذ			
A2	<b>A</b> 1	A0	D0	D1	D2	D3	D4	D5	D6	D7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

جدول ٥-١ جدول الحقيقة لفاكك الشفرة ٣×٨


جدول ٥-١ يبين جدول الحقيقة للمشفر ٣×٨. نلاحظ من هذا الجدول أن الخرج الفعال فقط يكون واحد وباقى الخروج تكون أصفارا. بنفس الطريقة يمكن تصميم أى محلل شفرة مثل المحلل ٢×٤ أو المحلل ٤×٢١ أو حتى المحلل ٨×٢٥٦.


محلل الشفرة الموجود في شكل (-0) يسمى المحلل الثماني لأنه يحول الشفرات الثلاثية إلى خرج ثماني. ليس بالضرورة أن يتم فك جميع الشفرات المتاحة في الخرج. وعلى ذلك فإنه يمكننا مثلا استخدام العشرة خروج الأولى من المحلل  $3 \times 1$  التمثل المحلل العشرى الذي يحول الشفرات الثنائية الرباعية إلى خرج عشرى، أي عشرة خروج فقط. إننا في هذه الحالة نحول الشفرات العشرية المكودة ثنائيا binary coded decimal, BCD إلى خرج عشرى، وهناك الكثير من التطبيقات التي تستخدم ذلك.



من فوائد وجود أطراف التنشيط هو استخدامها في الحصول على محلل شفرة بإمكانيات أكبر باستخدام عدد من المحللات ذات الإمكانيات البسيطة. شكل  $(\circ - 3)$  يبين استخدام محللين  $7 \times 3$  للحصول على محلل  $7 \times 4$  للحظ من هذا الشكل أن الدخلين 1000 و 1000 متوصيلهم على كل المحللات بينما الدخل 1000 فتم توصيله على طرف التنشيط للمحلل الأول 1000 من خلال عاكس وعلى طرف التنشيط للمحلل الثاني 1000 مباشرة. لاحظ أن كل من طرفي التنشيط 1000 و 1000 مينما يكون واحد. بذلك نرى أنه عندما يكون فعالا عندما يكون واحد من المخلل الأول 1000 على حسب الشفرة الموجودة على المخارج 1000 الى 1000 على حسب الشفرة الموجودة على الدخلين 1000 و 1000 بينما عندما يكون 1000 والدخلين 1000 والمناه المناه المناه

D7 إلى D4 إلى D4 ويتم تنشيط واحد من المخارج D4 إلى D4 على حسب الشفرة الموجودة على كل من D4 و D4. بنفس الطريقة على حسب الشفرة الموجودة على كل من D4 و D4 بنفس الطريقة على على عللات ذات إمكانيات عالية من عدد من المحللات الصغيرة.





## ه-۲ الشريحة 74LS42 و 7442 محلل شفرات عشرية مكودة ثنائيا إلى عشرية BCD to Decimal Decoder


هذه الشريحة لها ٤ دخول عالية الفعالية يوضع عليها الكود الثنائي للأرقام من صفر إلى عشرة كما في شكل (٥-٥) الذي يوضح الرسم الوظيفي للشريحة. طرف القدرة هو الطرف ١٦ بينما الطرف ٨ هو الأرضى. على ضوء الكود المدخل تقوم الشريحة بتنشيط واحد فقط من مخارجها العشرة. هذه المخارج منخفضة الفعالية، أي أن الخرج النشط يكون صفرا. إذا كان الكود الموجود على الدخل أكبر من تسعة (1001) فإن جميع الخروج تكون وحايد ، أي غير فعالة . زمن التأخير للشريحة 7442 هو ١٥ نانوثانية وتيار القدرة لها ٢٨ مللي أمبير بينما للشريحة 74LS42 فإن زمن التأخير يساوى ١٨ نانوثانية بينما تيار القدرة يساوى ٧ مللي أمبير . يمكن استخدام هذه الشريحة كمحلل 7 × ٨ حيث سيكون الطرف D في هذه الحالة طرف تنشيط. جدول O يبين جدول O الحقيقة لهذه الشريحة .

	غل	الد						رج	الذر				
D	C	В	A	<b>Y</b> 0	<b>Y</b> 1	Y2	<b>Y</b> 3	<b>Y</b> 4	Y5	Y6	Y7	Y8	Y9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

جدول ٥-٢ جدول الحقيقة للشريحة 7442

# ۵−۳ الشريحة 7445 محلل شفرات عشرية مكودة ثنائيا BCD to Decimal Decoder/Driver إلى عشرية/دافع تيار

هذه الشريحة لها ٤ دخول عالية الفعالية يوضع عليها الكود الثنائي للأرقام من صفر إلى عشرة. على ضوء هذا الكود تقوم الشريحة بتنشيط واحد فقط من مخارجها العشرة كما في شكل (٥- ٦). الطرف ١٦ هو طرف القدرة والأرضى على طرف ٨. جدول ٥- ٣ يبين جدول الحقيقة لهذه الشريحة. هذه المخارج منخفضة الفعالية، أى أن الخرج النشط يكون صفرا. إذا كان الكود الموجود على الدخل أكبر من تسعة (1001) فإن جميع الخروج تكون وحايد، أى غير فعالة. تيار القدرة لهذه الشريحة ٨٨ مللي أمبير. يمكن استخدام هذه الشريحة كمحلل x × x حيث سيكون الطرف D في هذه الحالة طرف تنشيط. ميزة هذه الشريحة أنها يمكنها أن تبلع حتى ٨٠ مللي أمبير من أطراف الخرج النشطة لذلك يمكن استخدامها لإدارة ملفات solenoid أو إنارة لمبات بيان LEDs.



	خل	الد						رج	الذ				
D	C	В	A	<b>Y</b> 0	<b>Y</b> 1	Y2	<b>Y</b> 3	Y4	Y5	Y6	<b>Y</b> 7	Y8	Y9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	1	1	0	1	1	1	1
0	1	1	0	1	1	1	1	1	1	0	1	1	1
0	1	1	1	1	1	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0


جدول ٥- ٣ جدول الحقيقة للشريحة 7445


# ٥-٤ الشرائح 7446 و 7447 و 7448 و 7449 محلل شفرات عشرية مكودة ثنائيا إلى شفرات شفرات المظهرات ذات ٧ قطع/دافع تيار

#### BCD to 7 segment Decoder/Driver

هذه الشرائح لها ٤ مداخل يتم إدخال شفرات عشرية مكودة ثنائيا BCD عليها، فتقوم بتحويل هذه الشفرات إلى شفرات سباعية مناسبة لإنارة المظهرات ذات السبع قطع كالموضحة فى شكل (o-v). هذا يعنى أن هذه الشرائح سيكون لها v مخارج يرمز لها بالرموز v و v و v و v وهذه تقابل القطع المعينة على المظهر. شكل v و v و v وهذه تقابل القطع المعينة على المظهر. شكل v و v و v و v و v و v و المخرج النشط القدرة لهذه الشريحة هو v و الأرضى هو الطرف v . جميع مخارج الشريحة منخفضة الفعالية، بمعنى أن المخرج النشط

سيكون جهده منخفض (0) وفي هذه الحالة فإن القطعة المناظرة له ستضيء. هذه الشرائح يمكنها أن تبتلع sink حتى ٤٠ مللي أمبير. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضى لكل هذه الشرائح.






تحتوى الشريحة ٧٤٤٦ على ٣ خطوط تحكم يمكن أن نفهم وظيفة كل منها بالنظر إلى جدول الحقيقة. فمثلا الدخل وظيفة كل منها بالنظر إلى جدول الحقيقة. فمثلا الدخل Ripple Blanking Input, RBI منخفض الفعالية وعندما يكون فعال (0) فإن جميع الخروج تظلم وتكون في الحالة العالية وذلك بشرط أن تكون كل المداخل الأخرى أصفارا. ولكى تعمل الشريحة في الوضع العادى فإن هذا الدخل يخمد بوضعه يساوى واحد. هناك أيضا الدخل Test, LT المنخفض الفعالية الذي حينما يكون صفرا فإن جميع المخارج تكون فعالة وتضئ المظهرات المقابلة لها مهما كانت المداخل الأخرى وهذا الخط يستخدم لاختبار اللمبات هل تعمل أم لا.

الدخل الأخير من هذه المداخل هو الدخل Blanking Input, BI/Ripple Blanking Output, RBO وهو منخفض الفعالية أيضا وحينما يكون فعالا فإن جميع المخارج تكون مخمدة (1) ولن تضئ المقاطع المناظرة لها مهما كانت المداخل الأخرى، والخط في هذه الحالة يمثل دخل للشريحة. هذا الخط يمثل أيضا إشارة خرج RBO تكون صفر إذا كانت جميع مداخل الشريحة أصفارا . شكل (٩-٥) يبين الرسم الوظيفي للشريحة ٧٤٤٧. جدول ٥-٤ يبين جدول الحقيقة للشريحتين ٢٤٤٧ حيث نرى أن الخرج الفعال يكون منخفضا وهذا يعني أن هاتين الشريحتين تستخدمان لتشغيل المظهرات ذات الأنود الواحد الذي يوصل على الجهد العالى Vcc.


				لدخل	1						الخرج			
	LT	RBI	8	4	2	1	RBO	A	В	С	D	E	F	G
0	Н	X	L	L	L	L	Н	L	L	L	L	L	L	Н
1	Н	X	L	L	L	Н	Н	Н	L	L	Н	Н	Н	Н
2	Н	X	L	L	Н	L	Н	L	L	Н	L	L	Н	L
3	Н	X	L	L	Н	Н	Н	L	L	L	L	Н	Н	L
4	Н	X	L	Н	L	L	Н	Н	L	L	Н	Н	L	L
5	Н	X	L	Н	L	Н	Н	L	Н	L	L	Н	L	L
6	Н	X	L	Н	Н	L	Н	Н	Н	L	L	L	L	L
7	Н	X	L	Н	Н	Н	Н	L	L	L	Н	Н	Н	Н
8	Н	X	Н	L	L	L	Н	L	L	L	L	L	L	L
9	Н	X	Н	L	L	Н	Н	L	L	L	Н	Н	L	L
10	Н	X	Н	L	Н	L	Н	Н	Н	Н	L	L	Н	L
11	Н	X	Н	L	Н	Н	Н	Н	Н	L	L	Н	Н	L
12	Н	X	Н	Н	L	L	Н	Н	L	Н	Н	Н	L	L
13	Н	X	Н	Н	L	Н	Н	L	Н	Н	L	Н	L	L
14	Н	X	Н	Н	Н	L	Н	Н	Н	Н	L	L	L	L
15	Н	X	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
	X	X	X	X	X	X	L	Н	Н	Н	Н	Н	Н	Н
	Н	L	L	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
	L	X	X	X	X	X	Н	L	L	L	L	L	L	L


جدول ٥-٤ جدول الحقيقة للشريحتين 7446 و 7447

الشريحة 7448 لها نفس وظيفة الشريحة 7446 أو 7447 سوى أن خرجها عالى الفعالية كما فى شكل (٥- ١٠). أى أن الخرج الفعال يكون جهده عالى (١). لذلك فإن هذه الشريحة تستخدم لإدارة المظهرات ذات الكثود الموحد. يتضح ذلك من الرسم الوظيفى للشريحة حيث لا يوجد عواكس على الخرج كما فى الشرائح السابقة.





شكل (٥- ١١) يبين الرسم الوظيفي للشريحة 7449 التي تعمل أساسا مثل الشريحة 7448 من حيث أن خرجها عالى الفعالية بمعنى أنها ستستخدم مع المظهرات المتحدة الكاثود. هذه الشريحة لها خط تحكم واحد فقط وهو الخط الخط المخارج في حالة وهو خط منخفض الفعالية يتسبب في جعل كل المخارج في حالة الخمود (0) عندما يكون صفرا. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضى للشريحتين السابقتين.





الخطوط RBI و RBO مكن إظهاره 6.4 بإطفاء الأصفار الزائدة (الغير ضرورية) سواء من أقصى يمين الرقم أو من أقصى يساره. فمثلا الرقم 806.400 مكن إظهاره 6.4 بإطفاء الصفرين في أقصى اليسار وذلك لتوفير الطاقة. كذلك الرقم 006.400 ممكن إظهاره 6.4 وذلك بإطفاء الأصفار من اليمين واليسار. شكل (٥- ١٢) يبين طريقة حذف الأصفار من اليسار. في هذه الحالة فإن الخط RBI في الخانة التي في أقصى اليسار توصل بالأرضى. بذلك فإنه إذا كان دخل الشريحة أصفارا فإن المظهر سيطفئ كل عناصره السبعة حسب جدول الحقيقة، وسيكون الخط RBO صفرا في هذه الحالة أيضا. هذا الخط RBO يوصل على الخط RBI في الخانة التالية وبذلك نضمن أن هذه الخانة ستطفئ إذا كانت دخولها أصفارا أيضا، وهكذا الخانات التالية. بنفس الطريقة يمكن إطفاء الأصفار الزائدة من ناحية اليمين كما في شكل (٥- ١٣).





٨/٣ مالشريحة 74LS137 محلل شفرة ٥-٥ الشريحة 74LS137 موزع بيانات ٨/١ مع ماسك للدخل مع ماسك للدخل
 3 to 8 Decoder/1 of 8
 Demultiplexer with input latch


هذه الشريحة عبارة عن محلل شفرة له  $\Upsilon$  دخول A و B و  $\Delta$  و مثان خروج  $\Delta$  حتى  $\Delta$  . جميع الخروج منخفضة الفعالية، أى أن أى خرج يكون فعالا عندما يكون صفرا (0). شكل (٥- ١٤) يبين الرسم الوظيفي لهذه الشريحة. الطرف  $\Delta$   $\Delta$  هو طرف القدرة والطرف

۸ هو الأرضى. على حسب الشفرة الموجودة على الدخول الثلاثة يتم تنشيط واحد من الخروج على حسب جدول الحقيقة المبين في جدول ٥-٥. الشريحة لها خطى تنشيط، أحدهما منخفض الفعالية وهو الخط  $\overline{E2}$  على الطرف ٥ للشريحة والثانى عالى الفعالية وهو الخط وهو الخط E1 على الطرف ٦. أى أن الشريحة لن تعمل إلا إذا كان E20 و E11. الشريحة لها خط تحكم آخر وهو الخط E11 ميث عند انتقال الإشارة على هذا الخط من صفر لواحد فإن العناوين الموجودة على خطوط الدخل E12 و E13 يتم مسكها. لذلك فإن هذه الشريحة مفيدة عند الاستخدام لتشفير خطوط العناوين من معالج أو ميكروكومبيوتر. بوضع بيانات على الطرف E13 العالى الفعالية يمكن للشريحة أن تعمل كموزع بيانات على الطرف E13 العالى الفعالية محن طريق خطوط الدخل E14 و E15 المنات فيما بعد.

	]	Input	الدخل						Outpu	لخرج 1t	.1		
<u>LE</u>	<b>E2</b>	<b>E2</b>	С	В	A	<u></u> <b>Y0</b>	<u><b>Y1</b></u>	<u><b>Y2</b></u>	<u>¥3</u>	<u>¥4</u>	<u>Y</u> 5	<u>¥6</u>	<u>77</u>
Н	L	Н	X	X	X	S	S	S	S	S	S	S	S
X	Н	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
X	X	L	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н
L	L	Н	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
L	L	Н	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н
L	L	Н	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н
L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н
L	L	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L

. Stable مستقر = S High فير مهم = L Don't care صفر = X جدول الحقيقة لمحلل الشفر ال $\sim$  74LS137 جدول الحقيقة لمحلل الشفر ال

# ٨/٣ محلل شفرة 74LS138 محلل شفرة ٦-٥ ٨/١ موزع بيانات 3 to 8 Decoder/1 of 8 Demultiplexer




هذه الشريحة عبارة عن فاكك شفرة له  $\Upsilon$  دخول A و B و  $\Delta$  وثمان خروج  $\Delta$  حتى  $\Delta$  . جميع الخروج منخفضة الفعالية، أى أن أى خرج يكون فعال عندما يكون صفرا (0). شكل (٥- ١٥) يبين الرسم الوظيفي لهذه الشريحة. الطرف  $\Delta$  هو طرف القدرة والطرف  $\Delta$  هو الأرضى. على حسب الشفرة الموجودة على الدخول الثلاثة يتم تنشيط

واحد من الخروج على حسب جدول الحقيقة المبين في جدول 0-7. الشريحة لها T خطوط تنشيط، اثنان منهما منخفضا الفعالية وهما T و T و T و T و T و T و T وهما T وهما T وهما T والثالث عالى الفعالية وهو الخط T وأن الشريحة لن تعمل لا إذا كان كل من T و T يساوى صفر و T يساوى واحد. يمكن للشريحة أن تعمل كموزع بيانات T والخط T والخط T والخط T والخرج الذي يتم اختياره عن طريق خطوط الدخل T والخط T والخرج الذي يتم اختياره عن طريق خطوط الدخل T والخرج الذي الخرج الذي الخرج الذي النوثانية ، وتيار قدرة مقداره T مللى أمبير. بينما الإصدار T وتيار مصدر القدرة مقداره T مللى أمبير.

	In	ل put	الدخ						Outp	لخرج 1t	١		
$\overline{G2A}$	$\overline{G2B}$	G1	C	В	A	<u><b>Y0</b></u>	<u><b>Y1</b></u>	<u><b>Y2</b></u>	<u><b>V3</b></u>	<u><b>Y4</b></u>	<u><b>Y</b>5</u>	<u><b>Y6</b></u>	<u>77</u>
Н	X	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
X	Н	X	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
X	X	L	X	X	X	Н	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	Н	Н	L	Н	Н	Н	Н	Н	Н
L	L	Н	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
L	L	Н	L	Н	Н	Н	Н	Н	L	Н	Н	Н	Н
L	L	Н	Н	L	L	Н	Н	Н	Н	L	Н	Н	Н
L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н
L	L	Н	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L

. High واحد H Low صفر H Don't care غير مهم H

جدول ٥-٦ جدول الحقيقة لمحلل الشفرات 74LS138



# الشريحة 74LS139 اثنان محلل شفرة ۲/۲ موزع بيانات ۲/۱ الشريحة 74LS139 موزع بيانات ۲/۱ Dual 2 to 4 Decoder/1 of 4 Demultiplexer

هذه الشريحة تحتوى اثنان محلل شفرة كل منهما له ٢ دخل A و B وأربع خروج Y0 حتى Y3. جميع الخروج منخفضة الفعالية، أى أن أى خرج يكون فعالا عندما يكون صفرا (0). شكل (٥- ١٦) يبين الرسم الوظيفى لهذه الشريحة. الطرف ١٦ هو طرف القدرة والطرف ٨ هو الأرضى. على حسب الشفرة الموجودة على الدخلين يتم تنشيط واحد من الخروج على حسب جدول الحقيقة المبين فى جدول ٥-٧. كل محلل شفرة له خط تنشيط واحد E ، وهذا الخط منخفض الفعالية. أى أن الشريحة لن تعمل


إلا إذا كان هذا الخط يساوى صفر. يمكن للشريحة أن تعمل كموزع بيانات Demultiplexer يرسل البيانات الموجودة على طرف التنشيط E إلى الخرج الذى يتم اختياره عن طريق خطوط الدخل A وB. الإصدار 74LS139 له زمن مرور (تأخير) Propagation delay مقداره ١٩ نانوثانية، وتيار قدرة مقداره ٦,٨ مللى أمبير. بينما الإصدار 74S139 له زمن مرور مقداره نانوثانية وتيار مصدر القدرة مقداره ٦٠ مللى أمبير.

	الدخل Input			Output	الخرج t	
$\overline{\pmb{E}}$	В	A	<u> 70</u>	<u> </u>	<u><b>Y2</b></u>	<u> 73</u>
Н	X	X	Н	Н	Н	Н
L	L	L	L	Н	Н	Н
L	L	Н	Н	L	Н	Н
L	Н	L	Н	Н	L	Н
L	Н	Н	Н	Н	Н	L

جدول ٥-٧ جدول الحقيقة لمحلل الشفرات 74LS139


#### ٥-٨ الشريحة 74145 محلل شفرات عشرية مكودة ثنائيا إلى عشرية/دافع تيار (مجمع مفتوح)

#### **BCD** to Decimal Decoder/Driver (Open Collector)



هذه الشريحة لها  $\mathfrak{f}$  دخول عالية الفعالية  $\mathfrak{f}$  و  $\mathfrak{f}$  و  $\mathfrak{f}$  يوضع عليها الكود الثنائى للأرقام من صفر إلى عشرة. على ضوء هذا الكود تقوم الشريحة بتنشيط واحد فقط من مخارجها العشرة. هذه المخارج منخفضة الفعالية، أى أن الخرج النشط يكون صفرا. إذا كان الكود الموجود على الدخل أكبر من تسعة (1001) فإن جميع الخروج تكون وحايد، أى غير فعالة. تيار القدرة لهذه الشريحة  $\mathfrak{f}$  مللي أمبير وزمن التأخير لها  $\mathfrak{f}$  نانوثانية. شكل (٥- ١٧) يبين الرسم الوظيفى لهذه الشريحة. الطرف  $\mathfrak{f}$  هو الأرضى. يمكن استخدام هذه الشريحة معو طرف القدرة والطرف  $\mathfrak{f}$  هو الأرضى. يمكن استخدام هذه الشريحة ميزة هذه الشريحة أنها يمكن استخدامها لإدارة ملفات solenoid أو إنارة لمبات حيث أن خرجها على مجمع مفتوح. الشريحة متوافقة تماما من حيث الأطراف مع الشريحة  $\mathfrak{f}$  7445 التي سبق شرحها.

## 9- الشريحة 74154 و 74LS154 محلل الشفرات ١٦/١ ، موزع بيانات ١٦/١ موزع بيانات ١٦/١ . 4 to 16 Decoders/Demultiplexers,




هذه الشريحة لها ٤ دخول عالية الفعالية A و B و C و يوضع عليها الكود الثنائي للأرقام من صفر إلى ١٥. على ضوء هذا الكود تقوم الشريحة بتنشيط واحد فقط من مخارجها الستة عشرة. هذه المخارج منخفضة الفعالية، أي أن الخرج النشط يكون صفرا. شكل (٥- ١٨) يبين الرسم الوظيفي لهذه الشريحة. الطرف ٢٤ هو طرف القدرة والطرف ١٢ هو الأرضى. الشريحة لها طرفي تنشيط G1 و G2 منخفضي الفعالية، أي أنه عند عدم تنشيط أحد هذه الأطراف (1) فإن مخارج الشريحة ستكون كلها غير فعالة (1). يمكن استخدام هذين الطرفين للحصول على محللات شفرة أكبر. يمكن استخدام الشريحة كموزع للبيانات demultiplexer حيث يتم إدخال البيانات على أحد خطى التنشيط، وعندما يكون الخط الآخر صفر فإن البيانات يتم استقبالها على المخرج المحدد بالشفرة الموجودة على المداخل. زمن التأخير للشريحة 74154 هو ٢١ نانوثانية وتيار القدرة لها هو ٣٤ مللي أمبير. بالنسبة للشريحة 74LS154 فإن زمن التأخير لها هو ١٥ نانوثانية وتيار القدرة هو ٩ مللي أمبير.

#### ٥-٠١ الشريحة 74155 ٢ محلل شفرة ٢/٤ ، موزع بيانات ٢/١

الشريحة 74155 تحتوى ٢ محلل شفرة كل منهم له ٤ مخارج كما فى شكل (٥- ١٩). محلل الشفرة الأول مخارجه هى 140 إلى 143 (٢٤، وأما المحلل الثانى فمخارجه هى 240 إلى 243. كل هذه المخارج منخفضة الفعالية. المحلل الأول له خطى تنشيط هما 16 و 20 وكلاهما منخفض الفعالية. المحللان له ما وهو منخفض الفعالية و 1C وهو مرتفع الفعالية. المحلل الثانى له خطى تنشيط و 2C وكلاهما منخفض الفعالية. المحللان لمما نفس الدخلين A و A حيث سيتم تنشيط خط الخرج المناسب من أحد المحللين الذى يتم تنشيطه وعلى حسب الشفرة الموجودة على الدخلين A و A. زمن التأخير للشريحة 74155 هو A اناوثانية وتيار المصدر لها هو ٢٥ مللى أمبير. طرف القدرة هو الطرف ٢٠ والأرضى هو الطرف ٨. هناك أيضا الشريحة 74LS155 التي لها زمن تأخير مقداره ١٧ نانوثانية وتيار المصدر مقداره ٢٠ مللى أمبير. عندما تكون خطوط تنشيط أى واحد من المحللين غير فعالة فإن كل مخارجه ستكون غير فعالة أيضا، أى وحايد.

## 74LS156 و 74156 الشريحة ١١-٥ الشريحة ٢/١٤ و مفتوح ٢ موزع بيانات ٢/١ مجمع مفتوح

الشريحتان 74156 و 74LS156 لهما نفس الخواص للشريحة 74155 تماما ومتوافقة معها فى الأطراف كما فى شكل (٥- ١٩) سوى أن الخرج مفتوح المجمع Open Collector. إن ذلك يعنى أنه عند استعمال أى واحد من هذه المخارج لابد من توصيله أولا على مصدر القدرة Vcc من خلال مقاومة مقدارها ٤٠٤ كيلوأوم تقريبا. الشريحة 74156 لها زمن تأخير مقداره ٢٠ نانوثانية وتيار مصدر مقداره ٢٠ مللى أمبير. الشريحة 74LS156 لها زمن تأخير مقداره ٢٠ نانوثانية، وتيار مصدر مقداره ٢٠ مللى أمبير.




#### Encoders المشفرات

تقوم المشفرات بالوظيفة العكسية لمحللات الشفرة. فإذا كان محلل الشفرة يقوم بتنشيط واحد من خطوط الخرج على حسب الشفرة الموجودة على خطوط الدخل، فإن المشفر يقوم بتوليد شفرة ثنائية معينة على خطوط الخرج وذلك عند تنشيط واحد فقط من خطوط الدخل. لذلك إذا كان عدد خطوط الخرج هو n فإن عدد خطوط الدخل سيكون n. لذلك فإن جدول الحقيقة لمشفر n إلى n سيكون كما في جدول n حيث n هي عدد خطوط الدخل بينما n هي عدد خطوط الخرج التي ستظهر عليها الشفرة الثنائية للدخل النشط.

			عل	الدخ				الخوج				
<b>D</b> 7	D6	D5	D4	D3	D2	D1	D0	<b>A</b> 2	<b>A</b> 1	<b>A</b> 0		
0	0	0	0	0	0	0	1	0	0	0		
0	0	0	0	0	0	1	0	0	0	1		
0	0	0	0	0	1	0	0	0	1	0		
0	0	0	0	1	0	0	0	0	1	1		
0	0	0	1	0	0	0	0	1	0	0		
0	0	1	0	0	0	0	0	1	0	1		
0	1	0	0	0	0	0	0	1	1	0		
1	0	0	0	0	0	0	0	1	1	1		

جدول ٥-٨ جدول الحقيقة لمشفر ٨ إلى ٣

D0 D1 D2 D3 D4 D5 D6 D7





يمكن بناء المشفر باستخدام بوابات OR وذلك من جدول الحقيقة مباشرة حيث يمكن كتابة الخروج كما يلى:

A0 = D1 + D3 + D5 + D7A1 = D2 + D3 + D6 + D7A2 = D4 + D5 + D6 + D7وهذه المعادلات يمكن بناؤها كما في شكل (٥- ٢٠). وفيما يلي بعض شرائح المشفرات الشائعة.

#### ٥-١٣ الشريحة 74147 مشفر ١٠ إلى ٤ مع الأولوية 10 to 4 lines priority encoder

هذه الشريحة لها ٩ مداخل كلها منخفضة الفعالية، ولها أيضا ٤ مخارج كلها أيضا منخفضة الفعالية كما في شكل (٥- ٢١). عند تنشيط أي واحد من خطوط الدخل أي جعله يساوي صفر فإن الشفرة الثنائية العكسية لهذا الدخل ستظهر على خطوط الخرج الأربعة. كمثال على ذلك ، عندما 0=11 فإن الخرج سيكون 1110 وهي الشفرة الثنائية العكسية للرقم العشري واحد. لاحظ أن هناك ٩ مداخل فقط لأن الخرج الأول هو IO وهو موجود ضمنيا عندما تكون جميع الدخول غير نشطة أي كلها تساوي واحد فإن ذلك يكافيء الدخل رقم صفر وفي هذه الحالة فإن الشفرة الموجودة على الخرج ستكون 1111 التي هي شفرة الرقم صفر في هذه الحالة. هذه الشريحة بما خاصية الأولوية، بمعنى أنه عند تنشيط أكثر من دخل في نفس الوقت فإن الدخل ذو الأولوية الأعلى هو الذى ستظهر شفرته على الخرج ، والشريحة مجهزة بالدوائر التى تيسر هذه العملية. الخط 19 له أكبر أولوية يليه الدخل 18 وهكذا إلى أول دخل 10 الذى سيكون له أقل أولوية. طرف القدرة هو الطرف ١٦ والأرضى هو الطرف ٨. شكل (٥- ٢٢) يبين استخدام المشفر والأرضى عمل لوحة مفاتيح مبسطة مكونة من عشرة مفاتيح، وعند الضغط على أى واحد من المفاتيح فإن المشفر يخرج شفرة رباعية لهذا المفتاح يمكن قراءتما عن طريق المعالج أو عن طريق الحاسب.





	الدخل									لخرج	-1	
1	2	3	4	5	6	7	8	9	D	С	В	A
Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
X	X	X	X	X	X	X	X	L	L	Н	Н	L
X	X	X	X	X	X	X	L	Н	L	Н	Н	Н
X	X	X	X	X	X	L	Н	Н	Н	L	L	L
X	X	X	X	X	L	Н	Н	Н	Н	L	L	Н
X	X	X	X	L	Н	Н	Н	Н	Н	L	Н	L
X	X	X	L	Н	Н	Н	Н	Н	Н	L	Н	Н
X	X	L	Н	Н	Н	Н	Н	Н	Н	Н	L	L
X	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	L	Н
L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L

جدول ٥- ٩ جدول الحقيقة للشريحة 74147 . X تعنى لا يهم

# •-٤ الشريحة 74148 مشفر ٨ إلى ٣ مع الأولوية Encoder 8 to 3 with priority


الشريحة 74148 لها ٨ مداخل كلها منخفضة الفعالية، تعطى الشفرة المقابلة لأى واحد من هذه المداخل على الثلاثة مخارج A0 و A1 و A2، وهذه المخارج منخفضة الفعالية أيضا كما في شكل (٥- ٢٣). الشريحة بما خاصية الأولوية حيث الدخل الأخير 7 يملك أعلى أولوية والدخل الأول 0 له أقل أولوية. الشريحة لها خط تنشيط EI حينما يكون فعالا (٥) فإن كل خروج الشريحة تكون غير فعالة (١). طرف نشيط الخرج EO يكون فعال (٥) حينما تكون كل المداخل غير فعاله (١)، بينما الطرف Group ليكون فعالا (٥) إذا كان أى واحد من المداخل فعال (٥). تستخدم هذه الخطوط في الحفاظ على خاصية الأولوية عند توصيل أكثر من شريحة للحصول على مشفرات أكبر. جدول الحقيقة لهذه الشريحة مبين في جدول ٥-٠٠.

				الدخل					الخرج				
<u><b>E1</b></u>	0	1	<u>2</u>	3	4	<u>5</u>	6	7	Gs	$\overline{A2}$	$\overline{A1}$	$\overline{A0}$	<b>EO</b>
Н	X	X	X	X	X	X	X	X	Н	Н	Н	Н	Н
L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L
L	X	X	X	X	X	X	X	L	L	L	L	L	Н
L	X	X	X	X	X	X	L	Н	L	L	L	Н	Н
L	X	X	X	X	X	L	Н	Н	L	L	Н	L	Н
L	X	X	X	X	L	Н	Н	Н	L	L	Н	Н	Н
L	X	X	X	L	Н	Н	Н	Н	L	Н	L	L	Н
L	X	X	L	Н	Н	Н	Н	Н	L	Н	L	Н	Н
L	X	L	Н	Н	Н	Н	Н	Н	L	Н	Н	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	L	Н	Н	Н	Н

جدول ٥-١٠ جدول الحقيقة للشريحة 74148

# ۵-٥ منتقى البيانات Multiplexers/Data selector

منتقى البيانات MUX هو دائرة تنتقى واحد من المداخل المتعددة وتوجه البيانات الموجودة عليه إلى خرج الدائرة الوحيد. عملية اختيار أحد المداخل تتم عن طريق استخدام خطوط اختيار select lines. إذا كان عدد خطوط الاختيار هو n فإن خطوط الدخل يكون عددها هو  $2^n$  يبين الرسم الصندوقي والتركيب الداخلي لمنتقى واحد من أربعة. هذا المنتقى يختار



واحد من الأربعة مداخل D0 إلى D3 ويرسل البيانات الموجودة عليه إلى الخرج. تتم عملية اختيار أحد المداخل باستخدام خطى الاختيار S0 و S1.

يمكن استخدام أكثر من منتقى بإمكانيات أقل للحصول على منتقى بإمكانيات أعلى. فمثلا يمكن الحصول على منتقى واحد من  $\mathring{a}$  ثانية باستخدام  $\mathring{a}$  منتقى كل منهما واحد من أربعة كما فى شكل  $\mathring{a}$  شكل ( $\mathring{a}$  -  $\mathring{a}$ ). الشرط هو أن يكون كل من المنتقيين له طرف تنشيط  $\mathring{a}$  ثانية باستخدام  $\mathring{a}$  منتقى كل منهما واحد من أربعة كما فى شكل  $\mathring{a}$  ثانية باستخدام  $\mathring{a}$  من هذا الشكل أنه عندما يكون  $\mathring{a}$  ديث يدخل خرج كل من المنتقيين على بوابة  $\mathring{a}$  كما فى الشكل. لاحظ من هذا الشكل أنه عندما يكون

S2=0 فإن المنتقى الأيسر ينشط والثانى يكون خاملا وعلى ذلك فإن الخرج سيكون واحد من الإشارات الداخلة على هذا المنتقى. عندما يكون 1=22 ينشط المنتقى الأيمن ويخمد الأيسر ويكون الخاج مساويا لأحد مداخل المنتقى الأيمن. لاحظ استخدام بوابة OR لتمرير خرج المنتقى الأول أو الثانى.


بتعديل بسيط يمكن استخدام الدائرة السابقة لاختيار واحد من أربعة أرقام

A و B و C و D كل منها مكون من ٢ بت و قريره إلى الخرج المكون من ٢ بت أيضا. يتم ذلك بالاستغناء عن البوابة OR وجعل كل من المنتقيين نشط فى نفس الوقت بحيث يختار المنتقى الأيمن البت الأولى من الرقم ويختار المنتقى الأيسر البت الثانية من نفس الرقم كما فى شكل الأيسر البت الثانية من نفس الرقم كما فى شكل منتقيات ٣ و ٤ وأى عدد من البتات.

يعتبر المنتقى دائرة عامة universal circuit

الأخرى من هذه الدائرة. سنرى الآن كيفية اشتقاق بوابات AND و OR و NOT و XOR من دائرة المنتقى. كمثال على ذلك سنكتب المعادلة المنطقية لخرج المنتقى ١/٤ كما يلى :

S0S0**S**0 S1**S**1 S1 En En S2 : Y Y D0 D0D1 D1 D2 D2 D3 D3 شكل (٥- ٢٥) الحصول على منتقى ١/٨ من منتقيين ١/٤



 $Y = \overline{S0S1D0} + S0\overline{S1D1} + \overline{S0S1D2} + S0S1D3$ 

من هذه المعادلة إذا وضعنا D0=D1=D2=0 و D3=1 ، فإن الخرج سيكون:

Y = SOS1

وهذا يمثل عملية AND على الإشارتين S0 و S1. بوضع D0-0 و D1-D2-D3-1 ، فإن الخرج سيكون:

$$Y = S0\overline{S1} + \overline{S0}S1 + S0S1$$
$$= S0 + S1$$

وهذا يمثل عملية OR على الإشارتين SO و S1.

بوضع D0=D2=1 و D1=D3=0 ، فإن الخرج سيكون :


$$Y = \overline{S0S1} + S0\overline{S1}$$
$$= \overline{S1}$$

وهذا يمثل عملية عكس للإشارة S1. بنفس الطريقة يمكن عكس الإشارة S0 أيضا.

بوضع D0=D3=0 و D1=D2=1 فإن الخرج سيكون:

$$Y = \overline{S0S1} + S0\overline{S1}$$

وهذا يمثل بوابة XOR. بنفس الطريقة يمكن الحصول على باقى البوابات. هذه ميزة مهمة في المنتقى حيث يمكن بذلك استخدامه كعنصر أساسى في الكثير من الدوائر المنطقية.




# ٥-١٦ الشريحة 74150 منتقى ١/١٦

هذا المنتقى له ١٦ دخل E0 إلى E15 وأربع خطوط اختيار هي A و B و C و حرج واحد هو W وهو منخفض الفعالية، بمعنى أن البيانات عليه تكون عكس البيانات الموجودة على الخط المختار كما فى شكل (٥- ٢٧). الشريحة لها أيضا خط تنشيط  $\overline{G}$  منخفض الفعالة W تعمل إلا إذا كان هذا الخط نشط (0)، وعندما يكون هذا الخط واحد فإن الخرج يكون واحد مهما كانت الإشارة الموجودة على خطوط الدخل أو خطوط الاختيار. زمن التأخير للشريحة هو ١٧ نانوثانية وتيار القدرة هو ٤٠ مللى أمبير. الطرف ٢٤ هو طرف القدرة والطرف ١٢ هو الأرضى.

# ٥-٧١ الشريحة 74151 منتقى ١/٨


الشريحة 74151 بكل إصداراتها عبارة عن منتقى ١/٨ له ٨ مداخل D0 إلى D7 وثلاث خطوط اختيار هي A و B و C، وخط




تنشیط واحد G منخفض الفعالیة، وخرجان أحدهما منخفض الفعالیة W والآخر عالی الفعالیة Y كما فی شكل (٥- ۲۸). عندما یكون خط التنشیط غیر فعال (1) فإن Y0 و Y1 أی أن كل منهما یكون غیر فعال مهما كان الدخل. الشریحة 74151 لها زمن تأخیر مقداره ۱۸ نانوثانیة وتیار قدرة مقداره Y1 نانوثانیة وتیار قدرة مقداره Y2 مللی أمبیر. الشریحة 74LS151 لها زمن تأخیر مقداره Y3 مللی أمبیر. الشریحة Y4 مللی أمبیر. الشریحة Y4 مللی أمبیر. الشریحة Y4 مللی أمبیر . کعادة معظم مقداره Y3 مللی أمبیر . کعادة معظم شرائح Y4 فإن الطرف Y4 هو الأرضی Y5 والطرف Y6 هو Y7 دو Y6 مللی أمبیر . کعادة معظم شرائح Y7 فإن الطرف Y4 هو الأرضی Y5 مللی أمبیر . کور

# ٥-١٨ الشريحة 74153 ، ٢ منتقى ١/٤

هذه الشريحة تحتوى ٢ منتقى كل منهما 1/1 الأول خرجه هو 11 ومداخله هى 110 إلى 113 ومداخله هى 110 إلى 213 الفعالية. المنتقى الثانى خرجه هو 214 ومداخله هى 215 إلى 215 وله خط تنشيط 215 منخفض الفعالية. خطوط الاختيار لكل من المنتقيين هما 16 18 شكل (19 17 يبين الرسم الوظيفى لهذه الشريحة. 18 هذه الحالة عكن اعتبار الخرج مكونا من 19 بت الشريحة. 19 وفي هذه الحالة يمكن اعتبار الخرج مكونا من 19 بت الدخل الأول هو 19 ول 210 والدخل الثانى هو 11 و 11 وهكذا. الطرف 11 هو 12 والطرف 12 والطرف 13 هو الأرضى والطرف 14 هو الأرضى والطرف 15 هو الشريحة 14 أمبير. الشريحة 14 أمبير. الشريحة 14 أمبير. الشريحة 14 أمبير. أما الشريحة 14 أمبير.



# ٥-٩١ الشرائح 74157 و 74158 أربعة منتقى ١/٢



		الدخل		الخرج				
	A2	A1	A0	Y				
	0	0	0	0				
	0	0	1	1				
	0	1	0	0				
	0	1	1	1				
	1	0	0	0				
	1	0	1	1				
	1	1	0	1				
	1	1	1	0				
2	جدول ٥-١١ جدول الحقيقة							

لدالة المثال ٥-١

تحتوى الشريحة 74157 كما فى شكل (٣٠ - ٥) على على على على منتقيات كل منها <math>1/1، الأول دخله هو 1/1 و والمرا والم


من مميزات المنتقى كما رأينا سابقا أنه يمكن استخدامه في بناء أي دالة منطقية

توافقية يكون عدد متغيراتها مساوى أو أقل من خطوط اختيار هذا المنتقى. ولقد رأينا كيفية بناء البوابات AND و كالموري وغيرها وسنرى الآن كيفية بناء بعض الدوال الأكثر تعقيدا من خلال المثال التالى:

#### مثال ٥-١

مطلوب استخدام الشريحة 74151 في بناء الدالة المنطقية التي تحقق جدول الحقيقة الموضح في جدول ٥-١١.


لعمل ذلك نقوم بتوصيل متغيرات الدالة A0 و A1 و A2 على خطوط المنتقى، وأما خرج المنتقى فسيكون هو خرج الدالة كما في الشكل التالي. معادلة خرج المنتقى يمكن كتابتها كما يلي:



# الشريحة 74251 منتقى بيانات ٢٠-٥ الشريحة 1/٨ بخرج ثلاثى المنطق 8 input Multiplexers (3 state output)

هذه الشريحة تكافئ نظيرتما الشريحة 74151 من حيث الأداء الوظيفي فلها  $\Lambda$  مداخل D0 إلى D7 يتم اختيار واحد منهم وإرسال ما عليه من بيانات إلى أحد الخرجين Y و W، المخرج الأول Y يخرج البيانات كما هي، والمخرج الآخر W يعكس البيانات قبل إخراجها، ويتم اختيار الخرج عن طريق T خطوط اختيار T و T و T الخريد في هذه الشريحة أن الخرج ثلاثي المنطق ، بمعني أنه الجديد في هذه الشريحة أن الخرج ثلاثي

عندما يكون طرف التنشيط  $\overline{G}$  المنخفض الفعالية غير فعال، أى واحد، high فإن كل من الخرجين يكون في الحالة الثالثة وهي حالة المقاومة العالية impedance. الطرف 17 هو طرف القدرة والطرف 18 هو الأرضى. شكل 17 يبين الرسم الوظيفي لهذه الشريحة.



					فل	الد						الخرج	
$\overline{G}$	<u>C</u>	В	A	D0	D1	<b>D2</b>	<b>D3</b>	<b>D4</b>	<b>D5</b>	<b>D6</b>	<b>D7</b>	$\overline{W}$	Y
Н	X	X	X	X	X	X	X	X	X	X	X	Z	Z
L	L	L	L	L	X	X	X	X	X	X	X	Н	L
L	L	L	L	Н	X	X	X	X	X	X	X	L	Н
L	L	L	Н	X	L	X	X	X	X	X	X	Н	L
L	L	L	Н	X	Н	X	X	X	X	X	X	L	Н
L	L	Н	L	X	X	L	X	X	X	X	X	Н	L
L	L	Н	L	X	X	Н	X	X	X	X	X	L	Н
L	L	Н	Н	X	X	X	L	X	X	X	X	Н	L
L	L	Н	Н	X	X	X	Н	X	X	X	X	L	Н
L	Н	L	L	X	X	X	X	L	X	X	X	Н	L
L	Н	L	L	X	X	X	X	Н	X	X	X	L	Н
L	Н	L	Н	X	X	X	X	X	L	X	X	Н	L
L	Н	L	Н	X	X	X	X	X	Н	X	X	L	Н
L	Н	Н	L	X	X	X	X	X	X	L	X	Н	L
L	Н	Н	L	X	X	X	X	X	X	Н	X	L	Н
L	Н	Н	Н	X	X	X	X	X	X	X	L	Н	L
L	Н	Н	Н	X	X	X	X	X	X	X	Н	L	Н


جدول ٥-١٢ جدول الحقيقة للشريحة 74251 high impedance تعنى مقاومة عالية Z


# ه- ۲۱ الشريحة 74253 ، ۲ منتقى بيانات ۱/٤ بخرج ثلاثى المنطق Dual 4 input multiplexers (3 state output)

هذا المنتقى يشبه تماما نظيره 74153 سوى أن الخرجين 17 و 2Y فى هذه الشريحة كل منهما ثلاثى المنطق. بمعنى أن الخرج يكون مقاومة عالية high impedance عندما يكون خط التنشيط 1G أو 2G غير فعال. راجع شرح الشريحة 74153. الشريحة ٦٦ طرف، الطرف ٨ هو الأرضى والطرف ١٦ هو Vcc. شكل (٥-٣٣) يبين الرسم الوظيفي لهذه الشريحة.

# ه-۲۲ الشريحة 74S258 ، ٤ منتقى بيانات ٢/١ بخرج ثلاثى المنطق Quad 2 input multiplexers (3 state output)

هذه الشريحة كما فى شكل (٥- ٣٤) تشبه نظيرتما 74158 تماما سوى أن المخارج للمنتقيات الأربعة ثلاثية المنطق، بمعنى أنه عندما يكون خط التنشيط للشريحة  $\overline{G}$  غير فعال (1) فإن كل المخارج تكون فى حالة المقاومة العالية high impedance. راجع شرح الشريحة 74158 لمزيد من المعلومات التفصيلية عن الشريحة. الشريحة 1٦ طرف ، الطرف ٨ هو الأرضى، والطرف ١٦ هو Vcc.





# ه-۲۳ موزع البيانات Demultiplexer/Data distributor

يقوم موزع البيانات بالعملية العكسية لمنتقى البيانات. فإذا كان المنتقى ينتقى أحد المداخل ويرسل البيانات الموجودة عليه إلى الخرج الوحيد، فإن موزع البيانات يأخذ البيانات الموجودة على الدخل الوحيد ويوزعها على واحد من المخارج المتعددة. يتم اختيار هذا المخرج الذى ستخرج عليه البيانات عن طريق خطوط اختيار. إذا كان عدد خطوط الاختيار هو D فإن عدد المخارج التى سيتم اختيار أحدها هو D شكل (D و D يبين موزع D له ٤ مخارج D و D و D و D و D و D و D و D و D و D و D و D و D و D و D ومدخل واحد D الشكل أن خط الدخل D موصل إلى جميع بوابات ال D D ويتم تنشيط بوابة واحدة فقط عن طريق خطوط الاختيار D و D البوابة النشطة هي فقط التى ستخرج عليها البيانات D كما في الشكل.

بالنظر لشكل (٥- ٣٥) يمكننا أن نلاحظ أن موزع البيانات يعتبر محلل شفرة مضافا إليه خط الدخل I. كذلك يمكن النظر لموزع البيانات على أنه محلل شفرة له خط تنشيط هو الخط I لأنه بوضع I فإن جميع المخارج ستكون غير فعاله أى أصفار. من ذلك نخرج بنتيجة مهمة وهي أن أى محلل شفرة يمكن استخدامه كموزع بيانات إذا كان له خط تنشيط حيث توضع البيانات المراد توزيعها على المخارج المختلفة على خط التنشيط بينما تكون خطوط الدخل لمحلل الشفرة تمثل خطوط الاختيار للموزع.

شكل (٥- ٣٦) يبين استخدام محلل الشفرة 74154 كموزع بيانات حيث تم وضع البيانات المدخلة على أحد خطى التنشيط . G1 بينما خط التنشيط الآخر وضع يساوى صفر، أما خطوط الدخل الأربعة فيتم استخدامها كخطوط اختيار نختار بما الخرج

المطلوب. وعلى ذلك فإن أى محلل شفرة به خط تنشيط يمكن استخدامه كموزع بيانات. كل شرائح محللات الشفرة التي سبق شرحها تقريبا يمكن استخدامها كموزع بيانات. من هذه الشرائح ما يلى حيث لن نعيد شرحها مرة ثانية: 74137 و 74138 و 74154 و 74155 و 74155 و ما يكن مراجعتها للنظر في كيفية استخدامها كموزعات للبيانات.

#### ٥-۲٤ تمارين

۱-شكل (٥-ت١) يحتوى ٥ بوابات AND ، فما هي الشفرة التي توضع على دخل الدائرة لتجعل خرج كل بوابة يساوى واحد على حده؟

٢-ارسم طريقة تشفير كل من الشفرات التالية: 0000 و
 1100 و 1001 و 1110100 و 110010 و
 101010 مطلوب أن يكون الخرج عالى
 الفعالية؟

٣- أعد التمرين السابق ولكن مع جعل الخرج منخفض
 الفعالية؟


ع-مطلوب التعرف على وجود الشفرات التالية على دخل إحدى الدوائر: ,1100,0011, 1000
 منطقية بخرج واحد يكون واحد عند وجود أحد هذه الشفرات على الدخل. استخدم أقل عدد من البوابات.


٥-ارسم شكل الجهد على خرج محلل الشفرة الموجود في شكل (٥-ت٤) إذا كان شكل الإشارة على المداخل كالموضح في نفس الشكل؟

7-ارسم شكل الخرج على مخارج محلل الشفرة 7442 العشرة التي تظهر بالتوافق مع إشارة كالموجودة على المداخل الأربعة في شكل (٥-ت٢)؟

٧- شكل (٥-٣٦) يبين الإشارة الموجودة على الأربع مداخل الخاصة بالشريحة 7447 (مغذية المظهر

نده عن قطع). ما هو تتابع الأرقام الناتج عن هذه الإشارات والذي سيظهر على المظهر؟





Aاستخدم ٤ من محلل الشفرات  $A/\pi$  الذى له طرف تنشيط E، ومحلل شفرة واحد من النوع  $A/\tau$  للحصول على محلل شفرة  $A/\tau$ . وضح باستخدام الرسم الصندوقى؟

٩ - أعد السؤال السابع مستخدما شرائح حقيقية؟

١٠ ارسم دائرة محلل الشفرات ٤/٢ مرة باستخدام بوابات AND فقط
 وأخرى باستخدام بوابات NOR فقط؟

١١ - ارسم الدائرة الكاملة لمشفر ٤/١٦ واكتب جدول الحقيقة الخاص به؟


۱/۱ - ارسم منتقى بيانات ١/١٦ مستخدما اثنين من منتقى البيانات ١/٨ ومنتقى بيانات واحد من النوع ١/٢، وضح باستخدام الرسم الصندوقى؟


١١ - أعد السؤال ١١ مستخدما شرائح حقيقية ؟


١٠ ارسم الدائرة المنطقية لمنتقى بيانات ١/٤ ، واكتب المعادلة المنطقية له ثم
 ضع جدول الحقيقة له أيضا ؟

٥١- بين كيف تستخدم منتقى بيانات ١/٨ لبناء المعادلة المنطقية التالية :

 $Y = \overline{ABC} + AB\overline{C} + A\overline{BC} + ABC$ 







# الفصت السادس

٦

دوائر انحساب

**Arithmetic Circuits** 

#### ٦-١ مقدمة

تضم دوائر الحساب الكثير من الدوائر المنطقية المختلفة التي تستخدم في إجراء العمليات الحسابية الأساسية. من دوائر الحساب الأساسية المجمع والذي يقوم بإجراء عملية الجمع على رقمين، ومنه سنرى أنه يمكن استخدام هذا المجمع كطارح أيضا. هناك الكثير من الدوائر التكاملية المستخدمة في هذا المجال وسنقوم بشرحها بالتفصيل. من دوائر الحساب أيضا، دوائر المقارنة وسنقدم أيضا شرحا تفصيليا للشرائح المستخدمة في ذلك.


# ۲-۲ دوائر الحساب ۲-۲


#### مثال ٦-١

المثال التالي يبين كيفية جمع الرقم A=a<sub>3</sub>a<sub>2</sub>a<sub>1</sub>a<sub>0</sub>=1101 مع الرقم كيفية جمع الرقم B=b<sub>3</sub>b<sub>2</sub>b<sub>1</sub>b<sub>0</sub>=1011 مع الرقم

الحمل من كل مرحلة 
$$A = 1101$$


$$B = 1011 +$$
النتيجة  $A = 1000$ 
الحمل الأخبر





من هذا المثال نرى أن عملية جمع رقمين كل منهم 3 بت تمت على 3 مراحل، المرحلة الأولى، تم فيها جمع البت الأولى من A وهي A وهي A ومن A وهي A وهي A وهي A وهي A وكانت نتيجة الجمع هي A وهناك حمل من هذه المرحلة وهو A وهي A وهي A وكانت نتيجة الجمع هي A وهناك حمل من هذه المرحلة وهو A وهي A والحمل الذي المرحلة الثانية. الدائرة المطلوبة لإجراء هذه العملية سيكون لها دخلان A وعن A ويخرج منها خرجان هما المجموع A والحمل الذي المرحلة التالية A هذه الدائرة التي تقوم بجمع A بت هي أبسط دوائر الجمع وتسمى دائرة نصف المجمع A بت هي أبسط دوائر الجمع وتسمى دائرة نصف المجمع A بت هي أبسط دوائر الجمع وتسمى دائرة نصف المجمع A بت هي أبسط دوائر المحمع وتسمى دائرة نصف المجمع A بت هي أبسط دوائر المحمع وتسمى دائرة نصف المجمع A بت هي أبسط دوائر المحمع وتسمى دائرة نصف المجمع A بن هي أبسط دوائر المحمع وتسمى دائرة نصف المجمع A بن هي أبسط دوائر المحمد وتسمى دائرة نصف المحمد وتسمى دائرة و

A من n مع البت رقم n مع البت رقم n مع المرحلة الأولى ستقوم بجمع الحمل من المرحلة السابقة  $c_{n-1}$  مع البت رقم n من n وهي n وستكون النتيجة هي n التي تمثل المجموع و n التي تمثل الحمل للمرحلة التالية. أى أن الدائرة التي ستقوم بحذه العملية سيكون لها n دخول n و n و n و n و n وسيكون لها خرجان هما n و n هذه الدائرة تسمى دائرة بمع كامل n . Full Adder, FA يبين رسما صندوقيا للمجمع الكامل وسيتم شرحه بالتفصيل بعد شرح دائرة نصف المجمع.



من ذلك نرى أنه لإتمام عملية جمع رقمين A مع B كما فى المثال السابق فإنه يلزم عدد واحد نصف مجمع لجمع أول T بت ثم عدد T مع كامل لجمع الثلاث بتات التالية. شكل T يبين الدائرة الكاملة لجمع الرقمين T و T والتي تتكون من نصف مجمع وعدد T مجمع كامل كما ذكرنا وطريقة التوصيل بينها. سنرى فيما يلى طريقة بناء كل من دائرة نصف المجمع ودائرة المجمع الكامل. وسنرى الشرائح الموجودة التي تمثل كل منهما.

# ۳-۳ دائرة نصف المجمع Half Adder circuit

مهمة نصف المجمع كما رأبنا هي جمع رقمين كل منهما يتكون من بت واحدة  $a_0$  و  $a_0$  ويعطى في الخرج ناتج الجمع  $a_0$  وحمل إلى المرحلة التالية  $a_0$ . أنظر إلى جدول الحقيقة لنصف المجمع كما في جدول  $a_0$  وحاول التحقق من جميع الحالات الموجودة به. من جدول الحقيقة يمكن كتابة المعادلات المنطقية لخرجيه كما يلى:


$$S_0 = \overline{a_0}b_0 + a_0\overline{b_0}$$

$$= a_0 \oplus b_0$$

$$c_0 = a_0b_0$$

$$(Y-7)$$

حيث العملية  $\oplus$  تمثل عملية الإكس أور XOR. من المعادلتين (7-1) و (7-1) بمكن رسم الدائرة المنطقية لنصف المجمع كما فى شكل (5-1). لاحظ أن 50 بمكن تمثيلها ببوابة إكس أور XOR كما هو موضح فى نفس الشكل لأن 50 تكون واحد إذا كان الدخلين مختلفين وصفر إذا كان الدخلين متشابحين كما فى الجدول 50 السابق وهذه هى وظيفة البوابة إكس أور XOR. لاحظ أن 50 عبارة عن بوابة آند AND واحدة لأن 50 تكون واحد فقط إذا كان كل من الدخلين وحايد.



ل	الدخ	رج	الخرج		
$b_0$	$a_0$	$S_0$	$c_0$		
0	0	0	0		
0	1	1	0		
1	0	1	0		
1	1	0	1		

جدول ٦-١ جدول الحقيقة لنصف المجمع

# Full Adder, FA دائرة المجمع الكامل ٤-٦


 $c_{
m n-1}$  دائرة المجمع الكامل قادرة على جمع ثلاثة بتات في الدخل

ومل  $c_n$  للمرحلة التالية. جدول الحقيقة لدائرة المجمع الكامل موضح فى جدول -7، حاول -7، حاول -7، حاول -7، حاول -7، حاول عمل -7، حاول عمل حالات هذا الجدول. من هذا الجدول يمكن استنتاج المعادلة المنطقية للمجموع -7 والحمل -7 كما يلى:

$$\overline{S_n} = a_n \overline{b_n} \overline{c_{n-1}} + \overline{a_n} \overline{b_n} c_{n-1} + \overline{a_n} b_n \overline{c_{n-1}} + a_n b_n c_n \tag{$\mathfrak{r}$ -7}$$


$$c_n = a_n b_n \overline{c_{n-1}} + a_n \overline{b_n} c_{n-1} + \overline{a_n} b_n c_{n-1} + a_n b_n c_{n-1}$$
 (\(\xi - \tau)\)


من المعادلتين (٦- ٣) و (٦- ٤) يمكن استنتاج الدائرة المنطقية للمجمع الكامل كما في شكل (٦- ٥).



٢	الدخا	الخرج		
$C_{n-1}$	b <sub>n</sub>	an	Sn	c <sub>n</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1
الحقيق	جدو ل الكامل	۲ ، د جمع ا	، ٦- ' للمج	جدول

لقد رأينا في المعادلة (7-1) أن خرج المجموع  $S_n$  لنصف المجمع هو خرج بوابة إكس أور XOR التي دخليها هما  $a_0$  و  $a_0$ . الآن عما أن المجمع الكامل له نفس الدخلين بالإضافة إلى الدخل الثالث  $c_{n-1}$  فإن خرج المجموع  $S_n$  للمجمع الكامل يمكن الحصول عليه من بوابتين إكس أور XOR كما في شكل (7-7) حيث البوابة الأولى يكون دخليها هما  $a_n$  و هذه الحالة يمكن كتابته البوابة الثانية فيكون دخليها هما خرج البوابة السابقة مع الدخل  $c_{n-1}$ . خرج المجموع  $S_n$  للمجمع الكامل في هذه الحالة يمكن كتابته كما يلي:





$$S_n = (a_n \oplus b_n) \oplus c_{n-1} \tag{6-7}$$

بالنظر إلى جدول ٢-٦ وشكل (٦-٦) سنجد أنه يمكننا كتابة خرج الحمل  $c_n$  للمجمع الكامل كما يلى:  $C_n = a_n \ b_n + (a_n \oplus b_n) c_{n-1}$ 

حاول التحقق من هذه المعادلة.


بالنظر إلى شكل (٦-٦) سنجد أنه عبارة عن اثنين نصف مجمع يمكن إعادة رسمهما كما فى شكل (٦-١) الذى يبين كيفية الحصول على مجمع كامل باستخدام اثنين نصف مجمع. لاحظ أن خرج الحمل من كل من نصفى المجمعين يدخلان على بوابة أور OR التى يمثل خرجها الحمل  $C_n$  للمجمع الكامل.

# Binary subtraction الطرح الثنائي

لإجراء عمليات الطرح فإنه يتم عادة تحويل عملية الطرح إلى عملية جمع وبعد ذلك يمكن استخدام المجمع الذي سبق شرحه لإجراء عملية الطرح. لتحويل عملية الطرح إلى عملية جمع انظر إلى المثال التالى:

#### مثال **۲** – ۲

افترض أن لدينا الرقم A=1101. المعكوس أو المتمم الأحادى ones complement فيذا الرقم هو A=1101 ويتم ذلك عن طريق عكس كل واحد إلى صفر وكل صفر إلى واحد في الرقم الأصلى. الآن ماذا يحدث لو جمعنا العدد الأصلى مع متممه الأحادى ثم جمعنا عليهم واحد آخر كما يلى:



النتيجة كما رأينا ستكون دائما صفر مع حمل واحد، ولذلك فإنه بإهمال هذا الحمل يمكننا كتابة المعادلة التالية:

$$A + \bar{A} + 1 = 0 \tag{V-7}$$

من هذه المعادلة يمكن كتابة الرقم A-كما يلي:

$$-\mathbf{A} = \overline{\mathbf{A}} + \mathbf{1} \tag{(1.5)}$$

وعلى ذلك بمكننا أن نرى من المعادلة  $(7-\Lambda)$  أن أى عملية طرح يمكن تحويلها إلى عملية جمع عن طريق استبدال المطروح بمتممه الثنائي (المتمم الأحادى + 1). كمثال على ذلك انظر إلى عمليات الطرح التالية وكيف حولناها إلى عمليات جمع:

$$A - B = A + \overline{B} + 1 \tag{9-7}$$

$$B - C = B + \overline{C} + 1 \qquad (1 \cdot -7)$$


 بذلك نستطيع القول أنه يمكننا استخدام دائرة المجمع التي سبق شرحها في تنفيذ عمليات الطرح بعد إجراء بعض التعديلات الطفيفة عليها. شكل (7-A) يبين دائرة مجمع ذو ٤ بت يمكن استخدامها لإجراء عمليات الجمع أو الطرح على الدخلين A و B اللذان يتكون كل منهما من ٤ بتات عن طريق A خطوط تحكم A و A و A و A و A و A

كما نعلم فإنه من خواص البوابة إكس أور XOR أن لها دخلان، عندما يكون أحدهما يساوى واحد فإن الخرج يساوى عكس الدخل الآخر، بينما إذا كان أحد الدخلين يساوى صفر فإن الخرج يساوى الدخل الآخر. وعلى ذلك فالخط  $S_1$  في شكل  $S_1$  عثل خط تحكم يسمح إما بعبور المتغير  $S_2$  كما هو إذا كان  $S_1$ ، أو أن المتغير  $S_2$  سيعبر

معكوسا إذا كانت  $S_1=1$ . بنفس الطريقة يستخدم الخط  $S_2$  ليسمح بعبور المتغير B كما هو  $S_2=S_1$  أو معكوسا  $S_2=S_1=S_0$ . المجمع في نفس الشكل يجمع الدخل من  $S_1=S_1=S_0=0$  مع الدخل من  $S_2=S_1=S_0=0$  التي تكون إما واحد أو صفر. فمثلا عندما  $S_2=S_1=S_0=0$  فإن المجمع في هذه الحالة سيجمع الدخلين  $S_1=S_1=S_0=0$ . بينما إذا كانت  $S_2=S_0=S_0=1$  و  $S_1=S_0=S_0=1$  فإن المجمع في هذه الحالة سيجمع الدخلين  $S_1=S_0=S_0=1$ .

والتي تكافئ كما ذكرنا سابقا A-B. بنفس الطريقة يمكن إجراء كل عمليات الجمع أو الطرح على الدخلين A و B باستخدام خطوط التحكم  $S_0$  و  $S_1$  وهذه هي الطريقة التي تعمل بما شرائح وحدات الحساب التي سنراها بعد قليل.

# 7483 جمع ذو ٤ بتات ٦-٦ الشريحة 4 bit Parallel Adder




هذه الشريحة تجمع رقمان كل منهما 2 بت، A و B مع الحمل القادم من أى مرحلة سابقة  $C_0$ ، وتعطى ناتج الجمع 2 بتات وهو  $C_0$  والحمل النهائى وهو Cout. شكل  $C_0$  يبين الرسم الوظيفى لها. طرف القدرة هو الطرف 0 والأرضى على الطرف 0 حيث الشريحة مكونة من 0 طرف.

# ۲-۱ الشريحة 74LS283 مجمع ذو ٤ بتات 4 bit Parallel Adder


هذه الشريحة لها نفس وظيفة الشريحة 7483 ولكنها ليست متطابقة معها فى الأطراف، فنجد مثلا أن الطرف 17 هو طرف القدرة والطرف 17 هو الأرضى وهذا هو الشكل القياسى تقريبا لشرائح العائلة 17 وهذا لم يكن محققا فى الشريحة السابقة. شكل (17) يبين الرسم الوظيفى لهذه الشريحة.

يمكن استخدام أكثر من شريحة للحصول على مجمع لعدد أكبر من البتات. شكل (١٦ - ١١) يبين استخدام شريحتين 7483 للحصول على مجمع ٨ بت، أي مجمع يجمع رقمان كل منهما ٨ بت. يمكن تكرار ذلك لجمع أي عدد من البتات.



# Ripple Carry Adder and Look Ahead Carry adder

المجمع الذى شرحناه سابقا نقول عنه أنه مجمع متوازى parallel، بمعنى أن بتات الرقم الأول تجمع على التوازى مع بتات الرقم الثانى كما رأينا. هذه المجمعات يمكن تقسيمها إلى نوعين من حيث طريقة تعاملها مع الحمل Carry. النوع الأول وهو ما يسمى المجمعات ذات الحمل التموجى ripple carry وفيها ينتشر الحمل من مرحلة إلى أخرى حتى نصل إلى المرحلة الأخيرة من المجمع بحيث أن كل مرحلة لابد أن تنتظر المرحلة السابقة لها حتى تتم عملية الجمع حتى يمكنها استخدام الحمل الناتج من هذه المرحلة. شكل (-) يبين مثل هذا النوع من المجمعات وقد سبق شرحه. نلاحظ من هذا الشكل أن المرحلة n التي تجمع -0 هم ع المرحلة السابقة لها وهي المرحلة -1 حتى تتم عملية جمع -1 مع -2 من المجمعات المحلة عمن المجمعات يكون بطيئا لأنه علينا الانتظار حتى يتم انتشار propagation الحمل -3 وهو الحمل لأول مرحلة إلى آخر مرحلة. فإذا كان زمن الانتشار لمرحلة واحدة هو -4 فإن زمن الانتشار الكلى (زمن التأخير) للمجمع كله سيكون -1 ميث -1 هي عدد مراحل هذا المجمع.



النوع الثانى من المجمعات المتوازية هى المجمعات ذات الحمل الأمامى look ahead adders. في هذا النوع تم إسراع عملية الجمع بدرجة كبيرة عن طريق الاستغناء عن طريقة انتشار الحمل خلال مراحل المجمع كما سبق. كما نعلم فإن المجمع الكامل كأول مرحلة تجميع يكون له ثلاث دخول هى  $a_1$  و  $b_1$  و  $b_2$  كما رأينا عند شرح المجمع الكامل. هذه المجمع الكامل يعطى حملا Cout في أحد الحالتين التاليتين أو كليهما: الحالة الأولى هى عندما يكون كل من الدخلين  $a_1$  و  $a_2$  يساوى واحد، وهذا ما نسميه

بالحمل المتولد generated carry حيث أنه يتولد من دخل نفس المرحلة. هذا الحمل يمكن كتابته في معادلة كما يلي:  $Cg1=a_1\ b_1$  (11-7)

الحالة الثانبة التي يمكن أن نحصل فيها على حمل من المجمع الكامل هي عندما يكون الحمل من المرحلة السابقة  $c_1$  يساوى واحد، وأى واحد من الدخلين  $a_1$  أو كليهما يساوى واحد. هذا الحمل يسمى الحمل الانتشارى propagated carry ويعطى بالعلاقة التالبة:

$$Cp1=(a_1+b_1)c_0$$
 (17-7)

من المعادلتين السابقتين يمكن كتابة الحمل الناتج من المرحلة الأولى كما يلي:

Cout1=Cg+Cp

Cout1=  $a_1 b_1 + (a_1 + b_1)c_0$  (17-7)

شكل (١٢ - ١٢) يبين طريقة الحصول على الحمل من المجمع الكامل Cout1 كأول مرحلة. الحمل Cout1 سيكون حملا للمرحلة الثانية. في هذه الحالة يمكن كتابة الحمل النهائي للمرحلة الثانية كما يلي:

$$Cout2=Cg2+Cp2$$

$$=a_2 b_2+(a_2+b_2)Cout1$$


وهذه يمكن كتابتها كما يلي:

Cout2=
$$a_2 b_2+(a_2+b_2)\{a_1 b_1+(a_1+b_1)c_0\}$$
 (15-7)

بنفس الطريقة يمكن كتابة الحمل النهائي بعد إضافة مرحلة ثالثة كما يلي:

$$=a_3 b_3 + (a_3 + b_3) Cout 2$$
 (10-7)

حيث Cout2 يمكن التعويض عنها من المعادلة (7-3). من المعادلتين (7-3) و (7-0) نرى أنه لكى نحصل على الحمل النهائي في أى مرحلة من مراحل المجمع فإنه ليس علينا أن ننتظر حتى يتم حساب الحمل في المراحل السابقة، ولكن الحمل عند أى مرحلة يعتمد فقط على الدخول، أى الرقمين المطلوب جمعهما A و B. بهذه الطريقة فإن زمن التأخير الناتج عن انتشار الحمل خلال مراحل المجمع كما في الطريقة السابقة يقل بدرجة كبيرة. شكل (7-1) يبين مجمع (7-1) بين مع الحمل الأمامى. نلاحظ من هذا الشكل أنه بمجرد وضع الرقمين (7-1) و (7-1) و




الشريحتان 7483 و 7428 كل منهما عبارة عن مجمع ٤ بت مع الحمل الأمامي وهذا يميزهما بالسرعة كما رأينا. لاحظ أنه عند توصيل أكثر من شريحة للحصول على مجمع لأكثر من ٤ بت فإن توصيل الحمل من شريحة سابقة لشريحة تالية تعتبر عملية حمل انتشاري لأن الشريحة التالية لن تحصل على الحمل إلا بعد إتمام عملية الجمع في المرحلة السابقة.


### 7-9 دوائر المقارنة Comparators

مطلوب من دائرة المقارنة أن تقارن دخلين A و B وتعطى قرارا، هل الدخلين متساويين؟ وإذا لم يكونا متساويين فأيهما أكبر من الآخر؟ إذن نتوقع أن مثل هذه الدائرة سيكون لها ثلاثة خروج، أحدهم يكون نشطا إذا كان A=B، والثانى يكون نشطا إذا كان A>B أما الخرج الثالث فيكون نشطا إذا كان A>B.

بوابة الإكس أور XOR كما نعلم من جدول الحقيقة الخاص بها تقوم بجزء من هذه المقارنة حيث أن خرجها يكون صفرا إذا تساوى دخليها، ويكون واحد إذا اختلف الدخلان. عيب استخدامها كمقارن أنها لا تحدد أى الدخلين أكبر من الآخر إذا لم يكونا متساويين ، كما أنها تقارن دخلين كل منهما بت واحدة فقط. شكل (٦- ١٤) يبين بوابة الإكس أور XOR وجدول الحقيقة الخاص بها.



یمکن استخدام أکثر من بوابة XOR لمقارنة رقمین کل منهما أکثر من بت واحدة. شکل (7-0) یبین دائرة مقارنة لرقمین کل منهما مکون من ۲ بت. کما نری من هذا الشکل فإن البوابة G1 تقارن الخانتین ذات القیمة الصغری، A0 و B0، والبوابة G2 تقارن الخانتین التالیتین A1 و B1. کل من البوابتین تعطی صفر فی حالة التساوی ولذلك تم عکس خرج البوابتین وإدخالهما علی بوابة AND التی تعطی واحد فی حالة تساوی الرقمین. بنفس الطریقة یمکن تطویر الدائرة فی شکل (7-0) لتقارن رقمین کل منهما یحتوی أی عدد من البتات. هذه الدائرة ما زالت تقوم بعملیة مقارنة محدودة حیث أنها تعطی واحد فی حالة تساوی الرقمین ولکنها لا تقرر أی الدخلین أکبر أو أصغر من الدخل الآخر.



شكل (٦- ٦) يبين دائرة منطقية لها ثلاثة خروج تمثل كل حالات المقارنة التالية:

- عندما يتساوى الدخلين A3=B3 و A1=B1 و A1=B1 و A1=B1 و A1=B1 في هذه الحالة فإن كل من الأربع بوابات A1=B1 المعكوس خرج كل منها تعطى واحد، والأربع وحايد الداخلة على البوابة A1=A1 تعطى واحد نتيجة ذلك، وبذلك يكون الخرج A1=B1 يساوى واحد دلالة على أن الدخلين متساويين. في هذه الأثناء يكون خرج كل بوبات ال A1=B1 المؤدية إلى الخرج A1=B1 تساوى صفر لأن الدخلين لكل بوابة يكونان متساويين، وحيث أن الدخل A1=B1 في هذه الحالة معكوس فإن الدخلين للبوابة سيكون كل منهما عكس الآخر وبالتالى فإن كل بوبات ال A1=B1 سيعطى صفرا هو الآخر في هذه الأثناء. A1=B1
- في حالة عدم تساوى الرقمين تبدأ المقارنة من آخر بت، أي مقارنة البت A3 مع البت B3. فإذا كان A3>B3 أي  $\overline{B3}$  = 0 و  $\overline{B3}$  فإنه في هذه الحالة سيكون خرج الآند AND المتصلة بالدخلين A3 و  $\overline{B3}$  واحد وبالتالي فإن الخرج B3 و الخرج في هذه الأثناء سيكون الخرج A=B يساوى صفر والخرج B4>A هو الآخر يساوى صفر. أما إذا كان  $\overline{A3}$  و  $\overline{A3}$  و  $\overline{A3}$  في هذه الحالة سيكون الخرج A>B يساوى واحد والخروج الأخرى أصفارا. تتبع ذلك من على الدائرة في شكل ( $\overline{A3}$ ).
- إذا كان A3=B3 فإن ال AND المتصلة بمم تعطى صفرا، ويتم النظر في حالة البتات A2 و B2. فإذا كان A2>B2 فإن ال AND التي دخليها A2 و  $\overline{B2}$  تعطى واحد ويكون الخرج A > B في هذه الحالة يساوى واحد. لاحظ أن الدخل الثالث A < B يساوى واحد من خرج الإكس أور XOR التي دخليها A3 و B3. بنفس الطريقة سيكون الخرج A < B يساوى واحد إذا كان A < B و A < B يساوى واحد إذا كان A < B و A < B
- $\bullet$  بنفس الطريقة يمكن تتبع هذه الخروج في حالة تساوى A3 و B3 وتساوى A2 و B2 في هذه الحالة ننظر إلى A1 و B1 و وعلى ضوء أيهما أكبر سيكون أحد الخرجين A < B أو A > B يساوى واحد.
- في حالة تساوى A1 و B1 أيضا يتم النظر في A0 و B0 وبناء عليهما يتقرر أي الدخلين أكبر، فإذا تساويا، فإن الدخلين

يتساويان فى هذه الحالة ونعود إلى أن الخرج A=B سيعطى واحد وباقى الخروج أصفارا. تتبع كل هذه الحالات بتأنى على الدائرة الموضحة فى شكل (٦- ٦).

# 

#### ٦-٠١ الشريحة 7485 مقارن ذو ٤ بتات


على الأطراف ٢ و  $\pi$  و ٤ فإن الخرج A > B يكون واحد. أما إذا كان الدخل A أقل من الدخل B مهما كانت الإشارة على الأطراف ٢ و  $\pi$  و ٤ أيضا فإن الخرج  $\pi$  يكون واحد في هذه الحالة. جدول  $\pi$  يبين جدول الحقيقة لهذه الشريحة. الحرف

X في هذا الجدول يعنى "لا يهم" أو Do not care وهذا يعنى أن هذا الطرف يكون واحد أو صفر، لا يهم. شكل (7-1) يبين الرسم الوظيفى لهذه الشريحة. الطرف 17 هو طرف القدرة والطرف 18 هو الأرضى للشريحة. شكل (7-1) يبين استخدام شريحتين 7485 لمقارنة رقمين كل منهما 18 بت.


نها	وب مقارنت	لسابقة	لمقارنة ا	نتيجة ا	الخرج				
A3,B3	A2,B2	A1,B1	A0,B0	iA>B	iA=B	iA <b< th=""><th><b>A&gt;B</b></th><th>A<b< th=""><th>A=B</th></b<></th></b<>	<b>A&gt;B</b>	A <b< th=""><th>A=B</th></b<>	A=B
A3>B3	X	X	X	X	X	X	Н	L	L
A3 <b3< td=""><td>X</td><td>X</td><td>X</td><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b3<>	X	X	X	X	X	X	L	Н	L
A3=B3	A2>B2	X	X	X	X	X	Н	L	L
A3=B3	A2 <b2< td=""><td>X</td><td>X</td><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b2<>	X	X	X	X	X	L	Н	L
A3=B3	A2=B2	A1>B1	X	X	X	X	Н	L	L
A3=B3	A2=B2	A1 <b1< td=""><td>X</td><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b1<>	X	X	X	X	L	Н	L
A3=B3	A2=B2	A1=B1	A0>B0	X	X	X	Н	L	L
A3=B3	A2=B2	A1=B1	A0 <b0< td=""><td>X</td><td>X</td><td>X</td><td>L</td><td>Н</td><td>L</td></b0<>	X	X	X	L	Н	L
A3=B3	A2=B2	A1=B1	A0=B0	Н	L	L	Н	L	L
A3=B3	A2=B2	A1=B1	A0=B0	L	Н	L	L	Н	L
A3=B3	A2=B2	A1=B1	A0=B0	L	L	Н	L	L	Н
A3=B3	A2=B2	A1=B1	A0=B0	X	X	Н	L	L	Н
A3=B3	A2=B2	A1=B1	A0=B0	Н	Н	L	L	L	L
A3=B3	A2=B2	A1=B1	A0=B0	L	L	L	Н	Н	L


جدول ٦-٦ جدول الحقيقة للشريحة 7485

# 74LS688 و 74LS684 و 74LS688 و 11-٦ الشرائح مقارن ذو ٨ بتات



هذه الشرائح تقارن رقمين كل منهما A بت. كل هذه الشرائح تعطى الخرج A=B في حالة تساوى الدخلين. الشريحتين A=B في حالة تساوى الدخلين. الشريحة كل منهما A=B بجانب الخرج A>B بجانب الخرج A>B. الشكلين A=B و A>B بيبنان الرسم الطرفي لكل شريحة والشكلين A=B و A>B والشكلين A=B بيبنان الرسم الوظيفي لكل منهما. لاحظ أن الطرف A=B وأصبح طرف تنشيط منخفض الفعالية في الشريحة A=B وأصبح طرف تنشيط منخفض الفعالية في الشريحة A=B







### ٦-٦ تمارين

- $c_{\rm n}$  استخدم خريطة كارنوف لتبسيط معادلة المجموع  $c_{\rm n}$  والحمل  $c_{\rm n}$  في المعادلة  $c_{\rm n}$ ).
  - ٢- صمم دائرة المجمع الكامل الموجودة في شكل (٦- ٥) باستخدام بوابات الناند فقط.
    - ٣- وضح بالرسم كيف تستخدم شريحتين ٧٤٨٣ لجمع عددين كل منهما ٨ بت.
      - ٤- أعد تمرين ٣ لجمع عددين كل منهما ١٢ بت مستخدما الشريحة ٧٤٢٨٣.
- ٥- الأرقام الثنائية التالية تمثل تتابعات دخل للشريحة ٧٤٨٣. أكتب تتابعات الخرج الناتجة على كل مخرج من مخارج الشريحة. إعتبر النتابعات من اليمين لليسار:

A1=10001100, B1=11001100 A2=11001010, B2=10010011 A3=01011111, B3=10100111 A4=10011001, B4=00111101





- ٦- ارسم الدائرة الكاملة لمجمع بالحمل الأمامي من ٤ بت.
- V-1 المجمع الطارح الموجود في شكل V-1 يعتوى V-1 يعتوى V-1 خطوط تحكم V-1 الخرج الناتج من المجمع عند جميع الحالات الممكنة لهذه الخطوط.
- A- التتابعات الموجودة في تمرين ٥ تم توصيلها كمداخل لشريحة المقارن ٧٤٨٥. أكتب التتابعات الناتجة على كل مخرج إذا كان الدخل A=B يساوى واحد والدخلين A>B و A>B يساوى صفر.
  - 9- أعد تمرين ٨ مستخدما الشريحة ٧٤٦٨٨.
- ١٠- ارسم دائرة لمقارنة رقمين كل منهما ١٢ بت. مطلوب الثلاث مخارج A=B, A>B, A<B. استخدم أحد شرائح المقارنة.

# القصت السابع

V


الماسكات والقلابات

**Latches And Flip Flops** 

#### ٧-١ مقدمة

لقد درسنا في الفصول السابقة نوع من الدوائر الرقمية تسمى الدوائر التوافقية combinational circuits. هذه اللحوائر تتكون من دخل وخرج حيث يتحدد الخرج عند أى لحظة بالدخل الموجود عند هذه اللحظة فقط، أى أنه لا يوجد أى نوع من أنواع التغذية المرتدة من الخرج إلى الدخل. من أمثلة هذه الدوائر التي درسناها دوائر المشفرات ومحللات الشفرة والمنتخبات والموزعات ودوائر الحساب وغيرها الكثير. النوع الثاني من الدوائر الرقمية الذى سندرسه في هذا الفصل والفصول التالية يسمى الدوائر التتابعية sequential circuits. هذه الدوائر تتكون من دخل وخرج حيث يتحدد الخرج عند أى لحظة بقيمة الدخل عند هذه اللحظة والخرج عند اللحظة السابقة. لذلك نقول أن هذه الدوائر تمتلك نوع من أنواع هذه الدوائر الخرج عند اللحظة السابقة الذي تتذكره الدائرة. من أنواع هذه الدوائر المسكات ومسجلات الإزاحة والعدادات.

#### **R-S** الماسكات **Y-V**



الماسك المعنى المنائية الاستقرار المنائية الاستقرار في المنائية المنائية الاستقرار الماسك يكون له خرجان أحدهما يكون دائما عكس الآخر، الماسك يكون له خرجان أحدهما يكون دائما عكس الآخر، لذلك نرمز لهما دائما بالرمزين Q و Q ، فإذا كانت Q فإن Q والعكس صحيح. يتكون الماسك دائما من بوابتين يوصل خرج إلى الأخرى كما فى شكل Q (۱). هذا الماسك له دخلان، الأول يسمى Q بمعنى التصفير وهى اختصار لكلمة دخلان، الأول يسمى Q وهى اختصار لكلمة الخرج واحد. يمكن بناء الماسك من بوابتين NOR كما فى شكل Q الخرج واحد. يمكن بناء الماسك من بوابتين Q الماسك الأول (بوابتي NAND) يكون كل من الطرفين Q و عالى الماسك الأول (بوابتي NOR) يكون كل من الطرفين Q و عالى الفعالية، بمعنى أنه عندما تكون Q Q فإن ذلك يسبب تصفير الفعالية، بمعنى أنه عندما تكون Q Q و المنافين Q والفعالية، بمعنى أنه عندما تكون Q Q والمنافين Q والمنافين Q والفعالية، بمعنى أنه عندما تكون Q والمنافين والمنافين

Reset للخرج Q، وعندما يكون الطرف S=1 و S=1 فإن الخرج S=1 أي يحدث وضع أو S=1 للماسك الخابي (بوابتي NAND)، عندما تكون S=1 و S=1 فإن ذلك يسبب تصفير Reset للخرج Q، وعندما يكون الطرف S=1 و S=1 فإن الخرج S=1 في يحدث S=1 للماسك أو يحدث وضع أو تسجيل. جدول S=1 بين جدول الحقيقة لهذا الماسك. نلاحظ من هذا الجدول أن الحالة S=1 سيكون نتيجتها لا تغيير للخرج S=1 في الماسك المبنى من بوابات ال NOR، بينما هذه الحالة يكون غير مسموح بما مع الماسك المبنى من بوابات S=1 فعلى العكس تكون غير مسموح بما في حالة الماسك المكون من بوابتى S=1 فعلى العكس تكون غير مسموح بما في حالة الماسك المكون من بوابتى

NOR بينما تعطى لا تغيير في حالة الماسك المكون من بوابتى NAND. حاول تتبع هذه الحالات على الماسكين في شكل (V-V) وكذلك باقى حالات الجدول V-V. من الممكن أن يدخل أى واحد من الماسكين الموجودين في شكل (V-V) في حالة عدم استقرار لحظية أو عابرة ثم يستقر الخرج على حالة استقرار نمائية. مثلا في الماسك المكون من

عندما	NOR	بوابتي
=S فإن	1, R=0,	Q=0
يكون	السفلي	البوابة
	Q=0	
ستعطى	فإنھا	ولذلك
مىنى أن	وهذا يا	صفر،
و يكون	$\overline{2}$ , Q (	الخرجيز
ِ، وهذا	نهما صفر	کل ما
ع، ولكن	لمقى بالطب	غير من


الدخل		مكون من	الماسك ال	الماسك المكون من				
		NOR	بوابتى	بوابتی NAND				
R	S	Q	$\overline{Q}$	Q	$\overline{Q}$			
0	0	لا تغيير	لا تغيير	غير مسموح	غير مسموح			
0	1	1	0	1	0			
1	0	0	1	0	1			
1	1	غير مسموح	غير مسموح	لا تغيير	لا تغيير			
جدول ٧-١ جدول الحقيقة للماسكين الموجودين في شكل (٧- ١)								

هذه الحالة لن تستقر كما سنرى. عند ذلك سيكون دخل البوابة العليا هو  $\overline{Q}=0$  وهذا سيجعل Q=1 الذى سيدخل مع Q=1 في البوابة السفلى فيجعل خرجها يساوى صفر، وهذا الصفر مرة أخرى مع الدخل Q=1 يجعل الخرج Q=1 أى أن الخرج Q=1 سيكون حالة مستقرة لن تتغير. حاول تتبع باقى الحالات وتطبيقها على الماسكات الموجودة فى شكل Q=1. فى كل الحالات السابقة تذكر جيدا أننا عندما نتكلم عن الخرج Q=1 فإن الخرج الآخر يكون موجود ضمنيا ويكون معكوس كما ذكرنا من خصائص الماسكات. شكل Q=1 يبين الرمز المنطقى للماسك عالى الفعالية والماسك منخفض الفعالية.

### ۱-۲-۷ الماسك RS كمزيل للاهتزازات


عند غلق أو فتح مفتاح فإنه نتيجة الصدمة الميكانيكية بين قطبيه يحدث تأرجح أو ارتداد لقطبي المفتاح bounce ينتج عنه نبضات كهربية متعددة تؤثر على أداء الدائرة التي تستخدم مثل هذا المفتاح. شكل (v-v) يبين مثل هذه الاهتزازات RS الناتجة عن غلق المفتاح. يمكن استخدام ماسك RS للتخلص من هذه الاهتزازات Res شكل (v-v) يبين هذه الدائرة. في الوضع الابتدائي عندما يكون المفتاح في الوضع ١ فإن الطرف R=1 ويكون الطرف S=0 في نفس الوقت نتيجة اتصاله بالأرضى من خلال المقاومة R1، ويكون خرج الماسك في هذه الحالة R=0. عند نقل المفتاح من الوضع ١ للوضع ٢ تصبح R=1 نتيجة اتصالها بالأرضى من خلال المقاومة R=1 ويصبح الطرف R=1 نتيجة الوضع ١ للوضع ٢ تصبح R=1 نتيجة دلك R=1. عند حدوث اهتزازات على الطرف R=1 فإنه إذا أصبحت R=1 فإن الدخرج لأن الدخل R=1 لا يسبب تغيير للخرج كما ذكرنا. إذا رجع الطرف R=1 مرة أخرى ذلك لن يسبب تغيير للخرج لأن الدخل R=1 لا يسبب تغيير للخرج كما ذكرنا. إذا رجع الطرف R=1

فإن الخرج سيظل على الواحد كما هو. من ذلك نرى أنه بمجرد تغير الخرج من صفر إلى واحد فإنه سيثبت على ذلك ولن يتغير ولن يكون هناك أى تأثير لأى اهتزازات تحدث في المفتاح عند تغير قطبيه. أنظر شكل (v-v).




#### V−V الشريحة 74279 ماسك RS رباعي

شكل (V-3) يبين الرسم المنطقى لهذه الشريحة. تتكون هذه الشريحة من ٤ ماسكات من النوع RS. الماسك الأول والثالث كل منهما له طرفان S وطرف واحد S، أما الماسكان الثانى والرابع فكل منهما له طرف واحد S وطرف واحد S. طرفى القدرة لهذه الشريحة هما الطرف S عثل S والطرف S هو الأرضى. الأربع ماسكات الموجودة فى هذه الشريحة كلها منخفضة الفعالية.



# RS الحكوم بنبضات و RS المحكوم بنبضات تزامن

R من المفيد جدا أن يتم التحكم فى الدخلين S و S بحيث V يتغير الخرج بناء على الإشارة الموجودة عليهما إلا بعد إعطاء نبضة إطلاق للخرج أو نبضة تزامن clock بحيث يتم تغير الخرج فقط بعد إعطاء هذه النبضة. شكل (V-0) يبين الدائرة التفصيلية لهذا الماسك والرمز المستخدم لها. V فإن بوابتى ال V عندما يكون الطرف V V فإن بوابتى ال V V يتغير يخون خرجها أصفارا وبالتالى فإن الماسك V يتغير




خرجه. بينما عندما يكون CK=1 فإن بوابتي ال AND تكون نشطة وتسمح بمرور كل من الإشارتين R و S للتأثير على الماسك فيتغير الخرج تبعا لذلك.

#### **۱-۷** مثال


ارسم الخرج Q لماسك RS إذا كان الدخل R و S و نبضات التزامن R كما هو مبين في شكل (Y-Y).

من هذا الشكل نلاحظ أنه عندما تكون K=1 ننظر لقيمة كل من K=1 و ونغير الخرج تبعا لذلك وتبعا لجدول الحقيقة لهذا الماسك. انظر لشكل (V-7) وتحقق من الخرج عند بداية كل نبضة من نبضات التزامن.



# ٧-٥ الماسك D المحكوم بنبضات التزامن


شكل (v-v) يبين الدائرة المنطقية والرسم الصندوقي لهذا الماسك. الماسك D هو نفسه الماسك D سوى أنه تم توصيل كل من الدخلين D و D من خلال عاكس ليصبحا دخلا واحدا كما في الشكل وذلك حتى نتأكد أن كل من D و D سيكون كل منهما عكس الآخر فلا تكون هناك أى فرصة للدخل الغير مسموح به. لذلك فإنه عندما تكون D D و D فإن الخرج D يصبح واحد. أنظر جدول الحقيقة لهذا الماسك في شكل D أى أن الخرج D يساوى الدخل D بعد إعطاء نبضة التزامن. أو بمعنى آخر فإن الخرج D هو الدخل D متأخرا Delayed بمقدار نبضة تزامن واحدة، ومن هنا كانت التسمية D.



#### ٧-١ الشريحة 7475 ماسك D رباعي

الشريحة 7475 تحتوى ٤ ماسكات Dكما فى شكل (N-V) الذى يبين الرسم المنطقى لهذه الشريحة. الخرجان Q لكل ماسك متاحان كخرج من الشريحة. الماسك ١ و ٢ محكومان بنفس مدخل نبضات التزامن CK1، والماسك Q و ٤ محكومان بنفس مدخل نبضات التزامن CK2. القدرة Vcc هو الطرف رقم ٥ بينما الأرضى هو الطرف 1 ٢.

# ۷−۷ القلابات V−۷




القلاب هو ماسك محكوم بنبضات تزامن كما رأينا سابقا ولكن الخرج لا يتغير تبعا للدخل إلا عند حافة نبضة التزامن فقط، سواء الحافة الصاعدة للنبضة أو الحافة النازلة وسنرى كيف يتم ذلك. في الماسك كان الخرج يتغير طالما أن الطرف CK = 1، هنا في القلاب لن يتغير الخرج إلا في وجود حافة للطرف CK = 1 فإن الخرج حتى لو تغير الدخل R أو S وكان الطرف S = 1 فإن الخرج لن يتغير إلا بعد عبور الطرف S = 1 خافة معينة سواء كانت الحافة النازلة أو الحافة الصاعدة. شكل S = 1 يبين بعض الرموز النازلة أو الحافة الصاعدة. شكل S = 1


المستخدمة مع القلابات. فمثلا وجود رأس السهم مع الطرف CK تعنى أن هذا الطرف يكون فعالا عند حافة وليس عند مستوى للإشارة على هذا الطرف. وجود دائرة عند مدخل هذا الطرف تعنى أنه يكون فعالا مع الحافة النازلة أو الهابطة أو المتأخرة للنبضة على هذا الطرف. عدم وجود دائرة عند هذا الطرف تعنى أنه فعال عند الحافة الصاعدة أو المتقدمة للنبضة. في شكل (V-P) نلاحظ جدول الحقيقة والرمز المستخدم في كل حالة. لاحظ السهم الصاعد الذي يمثل الحافة الصاعدة لنبضة التزامن CK في حدول الحافة الصاعدة لنبضة النازل فيمثل الحافة الساهم النازل فيمثل الحافة النازلة.

#### مثال ٧-٢

ارسم خرج القلاب RS المحكوم بنبضات التزامن CK والنبضات على الدخلين CK و CK كما فى شكل C(V-V). نبضات التزامن فعالة مع الحافة الصاعدة وسيكون الخرج مع كل نبضة كما يلى:




- مع النبضة ١، S=R=0 لذلك فإن الخرج لن يتغير، وبفرض أنه كان صفرا، لذلك سيظل صفرا.
- مع النبضة ٢، S=0, R=1 لذلك سيحدث تصفير للخرج، وهو أصلا صفر، لذلك سيبقى صفرا.
  - مع النبضة ٣، S=1, R=0 لذلك سيصبح الخرج واحد.
    - مع النبضة ٤، R=1, R=1 سيحدث تصفير للخرج.
      - مع النبضة ٥، S=1, R=0 سيصبح الخرج واحد.
      - مع النبضة ٦، R=0 , ٦ سيصبح الخرج واحد.



# ٨-٧ طريقة الإطلاق trigger عند أي حافة

لجعل القلاب يغير من حالته عند أى حافة لنبضة الساعة سواء الحافة الصاعدة أو النازلة فإنه يتم وضع حساس للحافة عند مدخل نبضات التزامن فى القلاب. حساس حافة النبضة عبارة عن دائرة تدخل لها نبضة التزامن بأى زمن للدورة فتعطى فى الخرج نبضة ذات فترة زمنية قصيرة جدا يقدر عرضها الزمنى بعدد قليل من الميكروثانية عند الحافة المطلوبة سواء كانت الحافة الصاعدة أو النازلة. شكل (V-1) يبين هذه الدائرة، حيث نلاحظ أنما عبارة عن بوابة AND تأخير أحد دخليها عن الآخر بمقدار زمن التأخير لعاكس واحد، وهذا الزمن يساوى تقريبا القليل من الميكروثانية وهو تأخير أحد دخليها عن الآخر بمقدار زمن التأخير لعاكس واحد، وهذا الزمن يساوى تقريبا القليل من الميكروثانية وهو مقدار عرض النبضة الناتجة التى ستسبب إطلاق الدخل وتغيير الخرج. يمكن الحصول على إطلاق عند الحافة النازلة لنبضات الساعة بوضع عاكس آخر على نبضات الساعة A فى شكل (V-1). بالطبع فإن الإطلاق عند الحافة النازلة منقوم بشرحها فيما بعد، بل إن معظم القلابات تعمل عند حافة نبضة الساعة سواء الصاعدة أو النازلة.



### JK القلاب ٩-٧

القلاب JK يعتبر من أكثر القلابات استخداما. الحرفان J و K ليس لهم أى معنى أو دلالة معينة تتعلق بعمل هذا النوع من القلاب . هذا القلاب يشبه تماما القلاب K الذي تمت دراسته في كل حالات التشغيل، ويختلف عنه فقط في

R

ين فالة ف ف ف كل كل كد. T

الحالة الغير محددة الخرج التي كانت تحدث عندما كان R=S=1. في حالة القلاب JK هذه الحالة أصبحت محددة تماما ومعروف خرج القلاب JK عندما يكون كل من الدخلين JK يساوى واحد. في هذه الحالة يكون خرج القلاب عكس الحالة السابقة Toggle.

شکل (۷- ۱۲) قلاب JK محکوم بنبضات تزامن CK Q(n+1)K تعليق 0 0 Q(n)لا تغيير 0 0 不 عكس Q(n)الخرج  $\Lambda$ السابق

حساس لأحد

الحو اف

CK

K

جدول ٧-٢ جدول الحقيقة للقلاب JK

وأعطينا نبضة إطلاق (تزامن) فإن الخرج ينعكس، أى يصبح صفرا Q=0). وأما إذا كان Q=1 وجعلنا Q=1 وأعطينا نبضة إطلاق (Q=0). وأما إذا كان Q=10) فإن الخرج ينعكس، أى يصبح واحد (Q=10). شكل (Q=10) يبين التركيب الداخلي لهذا القلاب. نلاحظ من هذا الشكل أن التركيب الداخلي هو نفسه تركيب الماسك Q=11 سوى أن هناك تغذية مرتدة من الخرج Q=12 مع الدخل Q=13 مع الدخل Q=14.


جدول ٧-٧ يبين جدول الحقيقة للقلاب JK . يمكننا تتبع الحالة

J=1, k=0 مع فرض أن الخرج السابق هو Q(n)=0. في هذه الحالة سنجد أنه عند إعطاء نبضة التزامن فإن البوابة K=Q=0 العليا سيكون كل دخولها وحايد وبالتالي سيكون خرجها واحد، بينما ال AND السفلي فعندها AND

لذلك فإن خرجها سيكون صفر. هذا الواحد على الطرف R للقلاب والصفر على الطرف S سيجعل الخرج  $\overline{Q(n+1)}=1$ .  $\overline{Q(n+1)}$  سيكون صفرا بالطبع. الآن ننظر إلى الحالة الحرجة التى عندها  $\overline{Q(n+1)}$  ه هذه الحالة بفرض أن Q=0 فإن الآند AND العليا سيكون كل دخولها وحايد وبالتالى سيكون خرجها واحد، والآند في هذه الحالة بفرض أن Q=0 فإن الآند Q=0 العليا صغرت من الخرج Q=0 ولذلك سيكون خرجها صفر. إذن هناك صفر على AND السفلى سيدخل لها صفر كتغذية مرتدة من الخرج Q=0 ولذلك سيكون خرجها صفر. إذن هناك صفر على الطرف R للقلاب وواحد على الطرف S وهذا من شأنه أن يجعل الخرج Q=0 أي ينعكس. يمكن تتبع الإشارة Q=1 حيث سنجد في هذه الحالة أن الخرج سينعكس ليصبح Q=0. بينما الحالة Q=0 فإنحا لن تسبب تغييرا للخرج. تتبع كل هذه الحالات في شكل Q=0 وجدول Q=0 وتأكد من أن كل حالات هذا الجدول صحيحة. يمكن توصيل كل من الطرفين Q=0 من خلال عاكس للحصول على قلاب Q=0 كما فعلنا في حالة الماسك Q=0 على حسب حساس الحافة المنازلة أو الحافة المنازلة أو الحافة النازلة أو الحافة.


# Asynchronous Inputs غير المتوافقة ١٠-٧

الدخلان J و J يعتبران دخول توافقية synchronous لأنحا لا يحدث لها تأثير على الخرج إلا إذا كانت هناك نبضة تزامن. أى أن هذه الدخول متوافقة مع نبضات التزامن. أحيانا تضطرنا الحاجة إلى إضافة دخول غير متوافقة مع نبضات التزامن تستخدم فى الكثير من التطبيقات لوضع حالات نبحائية على خرج القلاب، كأن أبحل الحرج J قبل البدأ فى التشغيل ودون اعتماد على نبضات التزامن لإدخال هذه الحالات. شكل J يبين الداخلى لقلاب J بعد التركيب الداخلى لقلاب J




إضافة دخلين غير متوافقين له. الدخل الأول هو دخل التصفير  $\overline{CLR}$  وهذا الدخل كما نرى منخفض الفعالية نتيجة الشرطة الموجودة على اسمه وهذا يعنى أنه بوضع صفر على هذا الدخل سيجعل الخرج Q يساوى صفرا دون النظر إلى نبضات التزامن. هناك أيضا الدخل الثاني  $\overline{PRE}$  الذى عندما يكون صفر يجبر الخرج على أن يكون واحد دون النظر أيضا لنبضات التزامن CK. انظر الرمز المستخدم للقلاب في هذه الحالة.


#### T القلاب ۱۱-۷



القلاب T هو نفسه القلاب JK ولكن بعد توصيل كل من الطرفين J و K مع بعضهما مباشرة ليكونا دخلا واحدا يسمى الدخل J. كما رأينا فإنه عندما يكون كل من J=K فإن خرج القلاب يعكس حالته. بتطبيق ذلك على القلاب T نجد أنه بجعل الدخل T فإن خرج القلاب سيعكس حالته. هذا القلاب يستخدم بكثرة في بناء العدادات الثنائية كما سنرى. شكل (V-3) يبين الرمز المستخدم لهذا القلاب. تذكر أن الحرف T اختصار لكلمة toggle التي تعنى العكس أو الانقلاب وهذه هي وظيفة هذا القلاب كما رأينا.

# V − الشريحة 741s74 قلابان من النوع D





هذه الشريحة تحتوى قلابان من النوع D لا يعتمد أى منهما على الآخر فيما عدا طرقى القدرة V على الطرف 1 P وطرف الأرضى على الطرف P للشريحة فهما مشتركان لكل من القلابين. كل من القلابين حساس للحافة الصاعدة لنبضات الساعة. الشريحة لها طرف تصفير P وطرف وضع P وطرف وضع عندما يكون صفر. شكل (P ) يبين ال رسم المنطقى لهذه الشريحة.


# V−V الشريحة 741s76 قلابان من النوع JK


هذه الشريحة تحتوى قلابان من النوع JK لا يعتمد أي منهما على الآخر فيما عدا طرفي القدرة Vcc على الطرف وطرف الأرضى على الطرف ١٣ للشريحة فهما مشتركان لكل من القلابين. كل من القلابين حساس للحافة النازلة

لنبضات الساعة. الشريحة لها طرف تصفير  $\overline{CLR}$  وطرف وضع  $\overline{PRE}$ ، وكل منهما منخفض الفعالية، أى ينشط عندما يكون صفر. شكل (١٦ – ٧) يبين الرسم المنطقي لهذه الشريحة.

# ۱٤-۷ قلاب السيد والعبد Master Slave Flip Flop

بالرغم من أن هذا النوع من القلابات تم استبداله بالقلابات الحساسة للحافة (سواء الصاعدة أو النازلة) إلا أنه يستحق أن نلقى عليه نظرة لأنه مازال يصنع وسوف تجده فى الكثير من الأجهزة القديمة. نفهم من ذلك أن الهدف من هذا القلاب كان بغرض الحصول على قلاب حساس لأحد حواف نبضات التزامن edge triggered، لذلك فإن جدول الحقيقة له سيكون هو نفسه جدول الحقيقة لأى قلاب حساس للحافة، الاختلاف فقط هو فى تركيب كل منهما. شكل (٧- ٧) يبين تركيب قلاب JK من نوع السيد والعبد، وجدول ٧- T يبين جدول الحقيقة لهذا القلاب. كما نرى من شكل (٧- ٧) فإن هذا القلاب يتكون من وحدتين من القلابات RS موصلتين على التتابع. الوحدة الأولى تسمى العبد أو التابع slave. خرج المرحلة الأولى موصل كدخل للمرحلة الثانية. نبضات التزامن الداخلة لمرحلة السيد. هناك تغذية مرتدة من الخرجين Q ولمرحلة العبد تكون عكس نبضات التزامن الداخلة لمرحلة السيد. هناك تغذية مرتدة من الخرجين Q لمرحلة العبد إلى دخل المرحلة الأولى (السيد) للحصول على أداء القلاب كله. كذلك فإن خرج المرحلة الثانية يمثل خرج القلاب كله كما فى شكل (٧- ٧)).






J	K	CK	Q(n+1)	تعليق				
0	0 -		Q(n)	لا تغيير				
1	0		1					
0	1 .		0					
1	1 _		$\overline{Q}(n)$	عكس الخرج				
			2(1)	السابق				
جدول ٧-٣ جدول الحقيقة للقلاب JKمن النوع السيد والتابع								

الجديد في هذا القلاب أنه ليس حساسا للحافة، ولكن خرجه النهائي بعد مرحلة التابع يتغير عند الحافة النازلة لنبضة التزامن. عند إعطاء نبضة تزامن على الطرف CK عند دخل المرحلة الأولى (مرحلة السيد) ومع الحافة الصاعدة لها يتغير خرج هذه المرحلة. لاحظ أن نبضة التزامن يتم عكسها قبل الدخول للمرحلة الثانية، لذلك فإن خرج هذه المرحلة لن يتغير لأن الإشارة هناك في هذه اللحظة تكون نازلة من الواحد إلى الصفر. عند الحافة النازلة لنبضة التزامن ونتيجة العكس تصعد الإشارة من صفر إلى واحد عند الدخل CK للمرحلة الثانية، ولذلك فإن خرج هذه المرحلة سيتغير تبعا للإشارة الموجودة على خرج المرحلة الأولى. بمعنى آخر، فإن الخرج Q يتغير عند الحافة النازلة لنبضة التزامن الأساسية وليس عند الحافة الصاعدة كما كان مفروضا في حالة القلاب العادى. شكل (٧- ١٨) يبين الرمز المستخدم لهذا النوع من القلابات، وجدول ٧-٣ يبين جدول الحقيقة له. الجديد في هذا الرمز هو وجود النبضة النازلة عند خرجي القلاب للدلالة على أن الغيير يتم عند الحافة النازلة لنبضة النازلة لنبضة النازلة لنبضة النازلة لنبضة النازلة.

#### V−0 الشريحة 7473 قلابان JK من نوع السيد والتابع


هذه الشريحة تحتوى قلابان JK من نوع السيد والتابع حيث مع الحافة الصاعدة لنبضات الساعة يتغير خرج مرحلة السيد، JK وعند الحافة النازلة يتغير مرحلة التابع. لابد أن تكون الإشارة على الطرفين JK ثابتة فى أثناء استمرار الإشارة الإشارة وعند الحافة النازلة يتغير مرحلة التابع. لابد أن تكون الإشارة على الطرفية ها طرف واحد للتصفير الغير تزامني للخرج وإلا فإنه من الممكن أن يحدث عدم استقرار لخرج الدائرة. هذه الشريحة ها طرف واحد للتصفير الغير تزامني للخرج  $\overline{CLR}$  وهذا الطرف منخفض الفعالية. الشريحة JK هي نفسها الشريحة على الطرف ٤ وأما الأرضى JK والتابع ولكنها حساسة للحافة النازلة لنبضات الساعة. القدرة JK هذه الشريحة على الطرف ٤ وأما الأرضى JK فغلى الطرف ١١. شكل JK بيين الرسم المنطقي هذه الشريحة.




#### الشريحة 74107 قلابان JK من نوع السيد والتابع JK

هذه الشريحة تحتوى قلابان JK من نوع السيد والتابع حيث مع الحافة الصاعدة لنبضات الساعة يتغير خرج مرحلة السيد، وعند الحافة النازلة يتغير مرحلة التابع. لابد أن تكون الإشارة على الطرفين J t ثابتة في أثناء استمرار الإشارة t وعند الحافة النازلة يتغير مرحلة التابع. لابد أن تكون الإشارة على الطرفين t وإلا فإنه من الممكن أن يحدث عدم استقرار لخرج الدائرة. هذه الشريحة لها طرف واحد للتصفير الغير تزامني للخرج

وهذا الطرف منخفض الفعالية. الشريحة 74ls107 هي نفسها الشريحة 74107 سوى أنها ليست من نوع السيد والتابع ولكنها حساسة للحافة النازلة لنبضات الساعة. القدرة Vcc لهذه الشريحة على الطرف ١٤ وأما الأرضى GND فعلى الطرف ٧. شكل (vc) يبين الرسم المنطقي لهذه الشريحة.






## JK الشريحة 74109 قلابان ۱۷-۷

## حساس للحافة الصاعدة

هذه الشريحة تحتوى على قلابين JK كل منهما حساس للحافة الصاعدة لنبضات التزامن. كما تحتوى دخلا للتصفير الغير متزامن  $\overline{CLR}$  وآخر لجعل الخرج واحد  $\overline{PRE}$  بغير تزامن أيضا مع الساعة. شكل  $\overline{VC}$  هو يبين الرسم المنطقى لهذه الشريحة . طرف القدرة  $\overline{VC}$  هو الطرف  $\overline{VC}$  أوأما الأرضى  $\overline{VC}$  فهو الطرف  $\overline{VC}$ 



#### ١٨-٧ الشريحة 74112 قلابان JK حساس للحافة النازلة


هذه الشريحة تحتوى على قلابين JK كل منهما حساس للحافة النازلة لنبضات التزامن. كما تحتوى دخلا للتصفير الغير متزامن  $\overline{CLR}$  وآخر لجعل الخرج واحد  $\overline{PRE}$  بغير تزامن أيضا مع الساعة. شكل (٢- ٢) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة Vcc هو الطرف ١٦ وأما الأرضى GND فهو الطرف ٨.

#### ٧- ١٩ الشريحة 74113 قلابان JK حساس للحافة النازلة

هذه الشريحة تحتوى على قلابين JK كل منهما حساس للحافة النازلة لنبضات التزامن. كما تحتوى دخلا لجعل الخرج واحد  $\overline{PRE}$  بغير تزامن مع الساعة. شكل (٧- ٢٢ب) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة  $\overline{Vcc}$  هو الطرف ١٤ وأما طرف الأرضى GND فهو الطرف ٧.

#### ٧-٠٧ الشريحة 74116 ماسكان ذو ٤ بت لكل منهما

تحتوى هذه الشريحة على ماسكان كل منهما ٤ بت، وكل منهما لا يعتمد على الآخر على الإطلاق. كل ماسك له طرفا تنشيط  $\overline{E0}$  و  $\overline{E1}$  ، وكل منهما منخفض الفعالية. أي أنه عندما يكون كل من طرفا التنشيط يساوي صفر فإن الإشارة الموجودة على المداخل D تنتقل إلى الخرج المقابل Q. أي أن الخرج Q يتبع الدخل D طالما أن طرفي التنشيط كل منهما يساوي صفر، لذلك يطلق على هذه الشريحة بأنها شفافة transparent. كل ماسك له طرف تصفير منخفض الفعالية  $\overline{MR}$  يجعل كل مخارج الماسك أصفارا. شكل (٧- ٢٣) يبين الرسم المنطقي لهذه الشريحة. طرف القدرة Vcc لهذه الشريحة هو الطرف ٢٤ وطرف الأرضى GND هو الطرف ١٢. الشريحة لها ٢٤ طرف.




## بوابات من النوع ${f D}$ خرجها من خلال بوابات من النوع ${f T}$ الشريحة 74173 أربع قلابات من النوع ${f T}$ ثلاثية المنطق

CLK تتكون هذه الشريحة من ٤ قلابات من النوع D ينتقل دخلها إلى خرجها مع الحافة الصاعدة لنبضة التزامن  $\overline{E1}$  و  $\overline{E1}$  كل منهما يساوى صفر حيث أنهما منخفضى الفعالية. عندما يكون أى واحد من هذين الخطين يساوى واحد فإنه يلغى تأثير نبضات التزامن، وبذلك يمنع أى تغيير في الخرج. الخرج Q لكل

قلاب ينتقل إلى طرف الشريحة من خلال بوابة ثلاثية المنطق. كل البوابات ثلاثية المنطق الأربعة لها خط تحكم واحد وهذا الخط ينشط من خلال بوابة NOR داخل الشريحة لها دخلين هما الطرفان  $\overline{OE0}$  من خلال بوابة  $\overline{OE0}$  داخل الشريحة لها دخلين هما الطرفان  $\overline{OE1}$  و  $\overline{OE1}$  و  $\overline{OE1}$  و  $\overline{OE1}$  و  $\overline{OE1}$  و  $\overline{OE1}$  يظهر الخرج على أطراف الشريحة لابد أن يكون كل من  $\overline{OE0}$  و  $\overline{OE1}$  يساوى واحد تصبح صفر. عندما يكون أى واحد من هذين الطرفين يساوى واحد تصبح كل المخارج في حالة المقاومة العالية. الشريحة لها طرف تصفير غير توافقي عالى الفعالية وهو الطرف  $\overline{MR}$  الذى يجعل كل الخروج تساوى صفر إذا كان هذا الطرف يساوى واحد. شكل ( $\overline{VE}$ ) يبين الخرج المنطقى للشريحة. الشريحة لها  $\overline{VE}$  الطرف  $\overline{VE}$  الطرف  $\overline{VE}$  هو طرف القدرة على الخرج ليدل على أن المخارج ثلاثية المنطق.

#### ۲۲-۷ الشريحة 74174 ستة قلابات من النوع **D**

تعتوى هذه الشريحة على ستة ماسكات من النوع D لها نفس طرف نبضات التزامن حيث ينتقل دخل كل منها إلى الخرج Q مع الحافة الصاعدة لنبضة التزامن. الشريحة لها طرف تصفير منخفض الفعالية  $\overline{MR}$  يجعل كل المخارج أصفارا عندما يكون هذا الطرف يساوى صفر. الشريحة لها V طرف، الطرف V عثل القدرة V والطرف V عثل الأرضى V عبين الرسم المنطقى للشريحة.



#### ٧-٧ الشريحة 74175 أربع قلابات من النوع D

تعتوى هذه الشريحة على أربع ماسكات من النوع  $\mathbf{D}$  لها طرف تزامن واحد حساس للحافة الصاعدة عند انتقال الإشارة عليه من صفر إلى واحد يتم تسجيل الدخل على الخرج. كل ماسك له المخرجين  $\mathbf{D}$  و  $\mathbf{Q}$ . الشريحة لها طرف تصفير عام  $\mathbf{M}\mathbf{R}$  منخفض الفعالية يجعل جميع المخارج أصفار عندما يكون صفر. الشريحة لها  $\mathbf{V}$  حرف  $\mathbf{V}$  عثل القدرة  $\mathbf{V}$  عثل الأرضى  $\mathbf{V}$   $\mathbf{G}$   $\mathbf{M}$   $\mathbf{V}$  عبين الرسم والطرف  $\mathbf{V}$  عثل الأرضى  $\mathbf{G}$   $\mathbf{M}$   $\mathbf{G}$   $\mathbf{M}$  عبين الرسم المنطقى للشريحة.

#### 

#### ۲٤-۷ الشريحة 74273 ثمان قلابات من النوع **D**

تعتوى هذه الشريحة على ثمان قلابات من النوع D تنتقل الإشارة الموجودة عليها إلى الخرج المقابل لكل منها مع الحافة الصاعدة لطرف التزامن  $\overline{MR}$ . الشريحة لها طرف تصفير  $\overline{MR}$  منخفض الفعالية يجعل كل المخارج أصفار عندما يكون صفرا. الشريحة لها  $^{\circ}$  طرف ، الطرف رقم  $^{\circ}$  هو طرف القدرة  $^{\circ}$  والطرف  $^{\circ}$  هو طرف الأرضى  $^{\circ}$  هو طرف الأرضى  $^{\circ}$  يبين الرسم المنطقى لهذه الشريحة.


#### $\overline{MR}$ 74273 *Q1* 2 3 5 4 6 7 9 12 Q513 15 D6Q616 17 Q7D719 شكل (٧- ٢٧) الرسم المنطقى للشريحة 74273

## 74374 و 74374 و 74374 من عان قلابات من النوع D خرجها من خلال بوابات ثلاثية المنطق

تحتوى هذه الشرائح على ثمان قلابات من النوع D التي ينتقل

دخلها إلى خرجها مع الحافة الصاعدة لنبضات التزامن CLK في حالة الشريحة .74374. نبضات التزامن .74374 في حالة الشريحة .74373 ليست حساسة لأى من الحافتين ولكنها حساسة لمستوى النبضة، أى أن الخرج يساوى الدخل طالما أن هذا الطرف يساوى واحد، لذلك يقال أن هذه الشريحة شفافة transparent. خرج هذه القلابات يتصل بأطراف الشريحة من خلال ثمان بوابات ثلاثية المنطق طرف التنشيط لها هو الطرف  $.\overline{OE}$  المنخفض الفعالية في كل من الشريحتين. عندما يكون هذا الطرف صفر ينتقل خرج القلابات إلى أطراف الشريحة وعندما يكون واحد تكون جميع

المخارج في حالة المقاومة العالية. شكل (٧- ٢٨) يبين الرسم المنطقى للشريحتين. كل من الشريحتين لها ٢٠ طرف، والطرف ٢٠ هو الأرضى GND.




#### ٧-٧ بعض الخواص المهمة للقلابات

#### Propagation delay time زمن الانتشار أو زمن العبور

زمن الانتشار هو الفترة الزمنية بين وضع الدخل للقلاب وتغير خرجه إلى قيمة ثابتة بناء على هذا الدخل. هناك أكثر من صورة لهذا الزمن على حسب شكل نبضة التزامن وكيفية تغير الخرج بناء عليها. شكل (٧- ٢٩) يبين هذه الصور، وهي كالتالى:

- ۱- الزمن Tplh وهو الفترة الزمنية من منتصف الحافة المؤثرة لنبضة التزامن (الصاعدة أو النازلة) إلى أن يصعد الخرج من صفر إلى ٥٠٠% من قيمة الجهد المنطقي واحد أو القيمة العظمي. أنظر شكل (٧- ٢٩).
- 7 الزمن Tphl وهو الفترة الزمنية من منتصف الحافة المؤثرة لنبضة التزامن (الصاعدة أو النازلة) إلى أن ينزل الخرج من واحد (أو القيمة العظمى) إلى 0 من قيمة الجهد المنطقى صفر أو القيمة الصغرى. أنظر شكل 0 + 0 من قيمة الجهد المنطقى صفر أو القيمة الصغرى. أنظر شكل 0 + 0 من قيمة الجهد المنطقى عكن تعريف هذا الزمن في حالة تغير الخرج نتيجة الدخول الغير توافقية على أطراف التصفير 0 أو أطراف جعل الخرج يساوى واحد 0 .

#### Y-۲٦-۷ زمن الاستقرار ۲-۲٦-۷



## R أو S أو J أو D أو T CLK ts شكل (۲- ۲۰) زمن الاستقرار ts في القلابات

#### Hold time زمن المسك ٣-٢٦-٧

# اعة R أو I أو D أو T العنام القلاب للله القلاب T التزامن E التنامن القلاب القل

## شكل (٧- ٣١) زمن الاستقرار th في القلابات

## ۱۳۵۳ اقصی قیمة لتردد الساعة ۲۳۰۷ Maximum clock frequency

أقصى قيمة لتردد الساعة أو تردد نبضات التزامن fmax هى أعلى تردد يمكن تطبيقه لتشغيل القلاب قبل أن يفشل القلاب في العمل أو متابعة الدخل.

#### ٧-٧ تطبيقات القلابات

من أهم التطبيقات التي تستخدم القلابات مسجلات الإزاحة والعدادات الثنائية، ولقد تم تخصيص فصل كامل لشرح كل منها، ولذلك سنرجىء الكلام عن تطبيقات القلابات حتى ندرس هذين الفصلين حيث عندها سنقدر دور القلابات في الكثير من الأجهزة والتطبيقات الرقمية .

S

R

**CLK** 


#### ٧-٨٢ تمارين

S

R

CLK

Q



۱- شکل (۷-ت۱) يبين شكل الإشارة المطبقة على كل من الدخلين R و S لماسك من النوع RS المبين في نفس

الفعالية؟

الشكل. ارسم شكل الإشارة على خرج الماسك Q إذا كانت هذه الدخول كلها منخفضة

٢- ارسم شكل الإشارة على الخرج Q لماسك RS محكوم بنبضات تزامن CLK إذا كانت الإشارة

الموجودة على الدخول كما هو مبين في شكل (۷-ت۲).

T أعد السؤال ٢ إذا كان الماسك من النوع D بدلا من RS ؟


٤- قلابان من النوع RS أحدهما حساس للحافة الصاعدة والآخر حساس للحافة النازلة. تم إدخال الإشارات الموجودة في شكل (٧-ت٤)

> على كل منهما على حده، ارسم خرج کل قلاب علی حدة واذكر الفرق بين كل


٥- أعد السؤال الرابع لقلابان من النوع D بدلا من RS؟

٦- أعد السؤال الرابع لقلابان من النوع JK بدلا من RS؟


- V- V ارسم شكل الخرج Qb للدائرة الموجودة في شكل (V-v)?
- ٨- حاول الحصول على كتالوجات كل القلابات والماسكات التي جاء ذكرها في هذا الفصل واكتب قيمة كل مما يأتي لكل قلاب أو ماسك: زمن الاستقرار، زمن المسك، زمن العبور أو الانتشار، الفيمة العظمي لتردد الساعة؟



شکل (۷-ت۲)




9- أحد القلابات ينص الكتالوج الخاص بها على أن أقل زمن تكون فيه نبضة الساعة منخفضة هو ٣٠ نانوثانية وأقل زمن تكون فيه النبضة مرتفعة هو ٣٧ نانوثانية، ما هو أقصى تردد لنبضات الساعة يمكن أن يعمل عنده هذا القلاب؟



۱۰ – للدائرة الموجودة في شكل (۷ – تا الدائرة الموجودة في شكل (۱۰ عدد) ما هو أعظم تردد يمكن أن تعمل عنده هذه الدائرة إذا كان زمن العبور لكل قلاب هو ۲۰ نانوثانية، وزمن الاستقرار ۲۰ نانوثانية وزمن المسك ۲۰ نانوثانية أيضا؟

۱۱-ارسم خرج القلاب RS الموجود فی شکل (۷-ت۱۱)؟

۱۲-للدائرة الموجودة فى شكل (۷- ۱۰) ارسم شكل الخرج لكل من القلابين لمدة ۱۰ نبضات تزامن ؟ ارسم ذلك بالتوافق مع نبضات التزامن.



الفصت الثامن

العدادات الرقمية

**Digital Counters** 

#### ١-٨ مقدمة

العداد الرقمى عبارة عن مجموعة من القلابات الموصلة مع بعضها بطريقة معينة يمكن بما أن تعد النبضات الداخلة إليها. على حسب طريقة توصيل كل قلاب مع القلاب التالى له يتحدد نوع العداد كما سنرى في هذا الفصل. سنرى أيضا كيف نصمم عدادا يعد تصاعديا أو آخر يعد تنازليا، أو عن طريق خط تحكم يمكن للعداد أن يعد تصاعديا أو تنازليا.

## ۲−۸ العدادات التموجية أو غير التوافقية Ripple (Asynchronous) Counters

في هذا النوع من العدادات يتم توصيل خرج كل قلاب Q كنبضات تزامن للقلاب التالى له، ونبضات الساعة للمرحلة الأولى تكون هي النبضات المراد عدها كما في شكل (N-1) الذي يبين T قلابات كلها من النوع الحساس للحافة النازلة وكلها موصلة لتعمل كقلاب من النوع T عن طريق توصيل الدخلين D لكل قلاب بالواحد. لذلك فإن خرج كل

 1
 Q0
 Q1
 Q2

 J0 Q0
 J1 Q1
 J2 Q2

 CLK
 K1
 CLK
 K2

 شکل (۸- ۱) عداد تموجی من ۳ مراحل

قلاب سيغير من حالته مع كل حافة نازلة لنبضات التزامن. خرج كل قلاب تم استخدامه كنبضات تزامن للمرحلة التالية كما في الشكل. شكل  $(\Lambda-1)$  يبين الخرج على كل مرحلة من مراحل العداد مع نبضات


	Q2	Q1	Q0							
0	0 0 0	<b>Q1</b> 0	0							
	0	0	1							
2	0	1	0							
1 2 3 4 5 6 7	0	1	0							
4	1	0								
5	1	0	0							
6	1	1	0							
7	1	1	1							
8	0	0	0							
جدول ۸-۸ الخرج لعداد من ۳ مراحل										

1	2	3	4	5	6	7	8	
CLC								
Q0 0	1	0	1	0	1	0	1	0
Q1 0	0	1	1	0	0	1	1	0
$Q_2$ 0	0	0	0	1	1	1	1	0
	مداد	منى لل	ج الز	الخر')	۲ -۸)	شكل	i	i : :

التزامن حيث نرى منه كيف أن مع كل نبضة نجد أن الخرج يمثل القيمة الرقمية لهذه النبضة. في البداية كان خرج جميع المراحل أصفار. بعد أول نبضة كان خرج العداد 001 بعد

النبضة الثانية كان الخرج 010، وهكذا بعد النبضة السابعة يكون الخرج 111 وبعد النبضة الثامنة يصفر العداد نفسه ويبدأ العد من جديد. لاحظ أن القيمة العظمى للعداد هي الرقم ٧، وعدد حالات خرج العداد هي ٨ حالات تبدأ من الحالة

 $2^{n}$  وحتى الحالة 111 كما هو مبين فى الجدول 1-1. من ذلك نرى أن عدد حالات الخرج لأى عداد سيكون 1 حيث 1 هى عدد مراحل العداد أو عدد القلابات التى يتكون منها. من عيوب العدادات التموجية أن أزمنة التأخير تتراكم من مرحلة لأخرى، لذلك أطلق عليها اسم التموجى ripple لأن زمن التأخير يتموج أو يتراكم من مرحلة للثانية.



شكل (۸- ۳) يبين كيف أن زمن التأخير للمرحلة الأخيرة سيساوى 3Tp حيث أن Tp هو زمن تأخير المرحلة الواحدة و 3 هو عدد المراحل. زمن التأخير هذا بالطبع كما نرى سيضع حدا لأكبر تردد يمكن أن يعمل عنده مثل هذا العداد، أو بمعنى آخر أكبر تردد لنبضات التزامن التي يعدها هذا

العداد. تخيل مثلا أن زمن التأخير للمرحلة الواحدة هو ١٠ نانوثانية، وأن لدينا عدادا من عشرة مراحل. في هذه الحالة سيكون مقدار التأخير لكل المراحل هو ١٠٠١-١٠٠ نانوثانية. معنى ذلك أن أكبر تردد لنبضات الساعة (وبالتالي سرعة العداد) يجب ألا تتعدى:


$$Fmax = \frac{1}{100x10^{-9}} = 10 \text{ mega Hertz} \qquad (N-A)$$


ومن جهة أخرى سنجد أن ذلك سيضع حدا على عدد مراحل العداد التي يمكن استخدامها مع أي تردد معين.

#### ٨-٣ عدادات تموجية لأي قاعدة

لقد رأينا أن العداد السابق لابد أن يمر بكل الحالات الممكنة للخرج، لذلك فإن عدد حالاته أو نظام عده هو  $^{2}$  حيث  $^{2}$  هي عدد مراحل العداد. يمكن تصميم العداد ليعد لأى عدد من الحالات مثل عداد يعد من صفر إلى مائة، أو إلى أى رقم ليس من قوى الرقم  $^{2}$ . أشهر هذه العدادات هو العداد العشرى الذى يعد من صفر إلى  $^{2}$  مأنه له  $^{2}$  حالات. سنرى في هذا الجزء كيفية تصميم العداد العشرى. النظرية هنا هي أننا نستخدم عدد من المراحل يعطى هذا العدد من الحالات المطلوبة أو أكثر. ثم بعد ذلك نستخدم محلل شفرة ينشط عند الحالة عشرة (1010) فيعطى إشارة تصفر جميع مراحل العداد وتجعله يبدأ العد من الصفر مرة أخرى. شكل ( $^{2}$  ) يبين هذا العداد نلاحظ من هذا الشكل أن العداد مكون من  $^{2}$  مراحل لأن  $^{2}$  مراحل تعطى  $^{3}$  حالات فقط، لذلك لابد من استخدام عند العدة العاشرة (1010) فقط. خرج بوابة الناند يذهب ليصفر جميع القلابات من طرف التصفير  $^{2}$  منهما يكون واحد عند العدة العاشرة (1010) فقط. خرج بوابة الناند يذهب ليصفر جميع القلابات من طرف التصفير  $^{2}$  مراحل العداد. منها، حيث عندها يبدأ العداد من الصفر مرة أخرى. شكل ( $^{2}$  ) يبين المخطط الترامني لخرج جميع مراحل العداد. لاحظ وجود النتوء أو النبضة القصيرة جدا glitch التي ظهرت على الخرج  $^{2}$  عند العدة العاشرة. هذا النتوء يظهر لأن

الخرج Q1 عند هذه اللحظة يصعد للواحد أولا وبعد مرور زمن قصير جدا يعود للصفر مرة ثانية. هذا الزمن هو زمن الانتشار خلال بوابة الناند ثم زمن الانتشار في القلاب خلال الطرف CLR وكل ذلك يقدر بعدد صغير من النانوثانية. لذلك فإن عرض هذا النتوء يكون صغيرا جدا ومن الصعب رؤيته إلا بمبين ذبذبات oscilloscope عالى التردد أو محلل منطقى Logic analyzer. بالطبع فإن هذا النتوء يعتبر عيبا لأنه قد يسبب بعض المشاكل في الكثير من الدوائر الرقمية. بنفس الطريقة يمكن تصميم أي عداد لأي قاعدة.





من الملاحظات المهمة للعدادات أن خرج كل مرحلة يعتبر قاسم لتردد المرحلة السابقة بمقدار ٢. فالخرج Q0 له تردد نصف تردد نبضات التزامن المدخلة. والخرج Q1 له تردد نصف تردد الخرج Q0 وبالتالي ربع تردد نبضات التزامن، وهكذا حاول متابعة ذلك على مخططات التزامن لأي عداد. بالنسبة للعداد العشري سنجد أن خرج المرحلة الرابعة Q3 يعتبر عشر تردد نبضات التزامن، أي يقسم تردد الإشارة المدخلة على عشرة.

## العداد التوافقى العداد Synchronous Counter

كلمة توافقي هنا نقصد بما أن كل القلابات في العداد تغير من حالتها بالتوافق مع نفس نبضات التزامن. لذلك فإن طرف التزامن لكل القلابات يكون موصلا على نفس المصدر. لذلك فإننا سنرى أن هذا النوع من القلابات يكون أسرع من العدادات التموجية التي درسناها في الجزء السابق. لتصميم هذه العدادات نتبع نفس طريقة تصميم الدوائر التوافقية، حيث سنفرض جدول الحقيقة للعداد المطلوب، ونحدد قيم الدخلين J لكل قلاب ولكل حالة. ثم من هذه الحالات نصل على المعادلة المنطقية لكل دخل منها في أبسط صورها.


الية	لة الد	الحا	الحالة التالية			الدخل المطلوب					
Q2	Q1	Q0	Q2	Q1	Q0	J2	K2	<b>J</b> 1	K1	J0	<b>K</b> 0
0	0	0	0	0	1	0	d	0	d	1	d
0	0	1	0	1	0	0	d	1	d	d	1
0	1	0	0	1	1	0	d	d	0	1	d
0	1	1	1	0	0	1	d	d	1	d	1
1	0	0	1	0	1	d	0	0	d	1	d
1	0	1	1	1	0	d	0	1	d	d	1
1	1	0	1	1	1	d	0	d	0	1	d
1	1	1	0	0	0	d	1	d	1	d	1


جدول ٨-٢ جدول الحقيقة لعداد توافقي من ٣ مراحل

کمثال علی ذلك سنصمم عداد توتفقی من T مراحل. جدول T بیین جدول الحقیقة لهذا العداد. حاول دراسة کل حالات هذا الجدول. من جدول T تم عمل خریطة کارنوف لکل دخل من دخول القلابات کما فی شکل T. الحرف T فی هذا الجدول یعنی do not care أی لا یهم أن تکون هذه الخلیة أو هذا المتغیر واحد أو صفر فلن توثر علی النتیجة. فمثلا لکی نغیر الخرج T من صفر إلی واحد فإنه یلزم أن تکون T و T همثلا لکی نغیر الخرج یساوی واحد کما درسنا من خواص القلاب T . T یمکن أیضا تغییر الخرج T من صفر إلی واحد بععل کل من T و T حیث سیحدث انقلاب للخرج من صفر إلی واحد. نلاحظ من ذلك أنه لتغییر واحد بععل کل من T و T حیث سیحدث انقلاب للخرج من صفر إلی واحد. نلاحظ من ذلك أنه لتغییر الخرج T من صفر إلی واحد فلابد أن تکون T و T

شكل (N-N) يبين الدائرة الكاملة للعداد التوافقي المكون من T مراحل. لو اتبعنا نفس طريقة التصميم للعدادات المكونة من T من T و T من المراحل سنجد أن عملية التصميم سهلة ومتكررة حيث سنجد أن كل من الدخلين T و T

لأى مرحلة يوصلان على خرج بوابة آند دخليها هما خرج المرحلة السابقة لهذه المرحلة وخرج الآند السابقة كما في شكل  $(\Lambda - \Lambda)$  الذي يبين الدائرة الكاملة لعداد توافقي من خمسة مراحل.






إن أكبر زمن تأخير يمكن أن يحدث من هذا العداد هو عندما يكون خرجه هو 01111 حيث في هذه الحالة سيكون خرج جميع بوابات الآند يساوي صفر نتيجة وجود صفر على Q0، وبعد إعطاء النبضة التالية فإن Q0 تصبح واحد وهذا الواحد سينتشر في كل بوابات الآند حتى يصل لآخر بوابة بعد ذلك يمكن إعطاء النبضة التالية ليقلب العداد إلى الصفر مرة ثانية. أي أن أكبر زمن تأخير يمكن أن يعطى بالمعادلة التالية لعداد مكون من n من المراحل.

$$T = (n-2)Ta + Tff.$$
 (Y-A)

حيث Ta هو زمن التأخير لبوابة آند، و Tff هو زمن التأخير لقلاب واحد. لاحظ أن زمن التأخير لبوابة آند أقل بكثير من زمن التأخير للقلاب. لاحظ أيضا أن زمن التأخير للعداد التموجي كان nTff وهذا أكبر بكثير من نظيره في العداد التوافقي كما في المعادلة (-x).




بنفس الطريقة يمكن تصميم عداد توافقى لأى قاعدة. نضع جدول الحقيقة أو جدول التتابعات المطلوبة، ومنه نحصل على خريطة كارنوف لكل K و K لجميع المراحل، ثم نحصل على المعادلات المنطقية المبسطة من هذه الخرائط. ثم نبنى الدوائر المنطقية تبعا لهذه المعادلات. كمثال على ذلك فإن جدول M يبين جدول التتابعات للعداد العشرى، وشكل M و M يبين الدائرة المنطقية الناتجة بعد عمليات التبسيط باستخدام خرائط كارنوف التى أعطت المعادلات المنطقية المبسطة التالية:

J0=K0=1,  $J1=\overline{Q3}$  Q0, K1=Q0, J2=K2=Q1Q0, J3=Q2Q1Q0, K3=Q

	Q3	Q2	01	<b>Q</b> 0	Q3	Q2	01	<b>Q</b> 0	J3	K3	J2	K2	J1	<b>K</b> 1	J0	<b>K</b> 0
0	0	0	0	0	0	0	0	1	0	d	0	d	0	d	1	d
1	0	0	0	1	0	0	1	0	0	d	0	d	1	d	d	1
2	0	0	1	0	0	0	1	1	0	d	0	d	d	0	1	d
3	0	0	1	1	0	1	0	0	0	d	1	d	d	1	d	1
4	0	1	0	0	0	1	0	1	0	d	d	0	0	d	1	d
5	0	1	0	1	0	1	1	0	0	d	d	0	1	d	d	1
6	0	1	1	0	0	1	1	1	0	d	d	0	d	0	1	d
7	0	1	1	1	1	0	0	0	1	d	d	1	d	1	d	1
8	1	0	0	0	1	0	0	1	d	0	0	d	0	d	1	d
9	1	0	0	1	0	0	0	0	d	1	0	d	0	d	d	1
10	1	0	1	0	d	d	d	d	d	d	d	d	d	d	d	d
11	1	0	1	1	d	d	d	d	d	d	d	d	d	d	d	d
12	1	1	0	0	d	d	d	d	d	d	d	d	d	d	d	d
13	1	1	0	1	d	d	d	d	d	d	d	d	d	d	d	d
14	1	1	1	0	d	d	d	d	d	d	d	d	d	d	d	d
15	1	1	1	1	d	d	d	d	d	d	d	d	d	d	d	d

جدول ٨-٣ جدول الحقيقة لعداد عشرى توافقي




#### A-o العدادات التنازلية Down Counters

بتعديل بسيط فى العداد التموجى التصاعدى يمكن أن نحصل على عداد تنازلى. العداد التنازلي هو الذى يعد ابتداء من أعلى قيمة له متجها إلى أقل قيمة وهى الصفر. شكل  $(\Lambda-\Lambda)$  يبين دائرة لعداد من هذا النوع مكون من ثلاث مراحل. كل ما تم عمله فى هذه الدائرة أننا جعلنا الخرج المعكوس لكل مرحلة  $\overline{Q}$  هو المستخدم كنبضات تزامن للمرحلة التالية. مع فرض أن جميع المراحل كانت أصفارا فى البداية، فإنه مع أول نبضة تزامن للمرحلة الأولى يتغير خرجها  $\overline{Q}$ 0 من صفر إلى واحد وبالتالى فإن خرجها المعكوس  $\overline{Q}$ 0 يتغير من واحد إلى الصفر، وهذا يسبب تغير خرج المرحلة الثانية  $\overline{Q}$ 1 من صفر إلى الواحد، وبالتالى خرجها المعكوس  $\overline{Q}$ 1 من صفر إلى الواحد، وبالتالى خرجها المعكوس  $\overline{Q}$ 1 يتغير هو التالى من واحد إلى الصفر، وهكذا فإنه مع أول نبضة تزامن ينقلب خرج جميع المراحل من صفر إلى الوحد. بعد ذلك يستمر العداد فى عملية العد التنازلى كما في جدول  $\Lambda-3$ 1 الذى يبين حالات هذا العداد.

	Q2	Q1	Q0
0	0	0	0
1	1	1	1
2	1	1	0
2 3 4 5 6 7	1	0	1
4	1	0	0
5	0	1	1
6	0	1	0
7	0	0	1
8	0	0	0


جدول ٨-٤خرج عداد تموجي تنازلي من ٣ مراحل




#### ٨-٦ العدادات التصاعدية التنازلية


#### **Up/Down Counter**

هذا العداد لديه المقدرة على أن يعد في كلا الاتجاهين، التصاعدي أو التنازلي. لذلك فأحيانا يطلق عليه ثنائي الاتجاه. عملية الانتقال من اتجاه معين للعد إلى الاتجاه الآخر تتم عن طريق خط تحكم بحيث عندما يكون هذا الخط يساوى واحد فإن العداد يعد تصاعديا، وعندما يكون خط التحكم صفرا فإن العداد يعد تنازليا. عملية التحول من اتجاه لآخر يمكن أن تتم عند أي لحظة، أي أنه ليس بالضرورة أن يستمر العداد في اتجاه معين حتى يصل إلى نحايته حتى يسمح بتغيير الاتجاه. لذلك يمكن كتابة تتابعات الدخل كما يلي:



واضح أنه لكي يعمل العداد في الاتجاه التصاعدي فعلينا بإمرار خرج أي مرحلة سابقة كنبضات تزامن للمرحلة التالية، ولكي يعمل كعداد تنازلي فعلينا بإمرار معكوس خرج كل مرحلة كنبضات تزامن للمرحلة التالية. شكل (٨- ١١) يبين دائرة عداد تصاعدي تنازلي من النوع التموجي مكونة من ثلاث مراحل. شكل (٨- ١٢) يبين دائرة عداد تصاعدي تنازلي من النوع التوافقي ومكونة من ثلاث مراحل أيضا ويمكن تعميمها لأي عدد من المراحل. حاول تتبع هذه الدائرة واستنتاج جميع حالاتها وارسم المخطط الزمني لخرج كل مرحلة من مراحل هذا العداد.





#### ٨-٧ الشريحة 7490 عداد عشرى تموجي

تتكون هذه الشريحة من ٤ قلابات من النوع السيد والتابع موصلة داخليا في جزأين. الجزء الأول عبارة عن عداد ثنائي (أي قاسم على ٢)، والجزء الثاني عبارة عن عداد خماسي (أي قاسم على ٥). كل جزء له مدخل خاص بنبضات الساعة. الدخل CLK0 هو طرف التزامن الخاص بالعداد الثنائي، والطرف CLK1 هو طرف التزامن الخاص بالعداد الخماسي. بتوصيل الجزأين مع بعضهما تحصل على عداد عشري (أي قاسم على ١٠). الجزء الخماسي في العداد موصلا توصيلا تموجيا ويغير حالته على الحافة النازلة لنبضات الساعة. هناك طرفي تصفير

MR1 و MR2 بحيث يتم تصفير كل مراحل العداد عندما يكون كل من هذين الطرفين يساوى واحد فى نفس الوقت لأن الدخلين يدخلان على بوابة آند موجودة داخل الشريحة. هناك أيضا الطرفان MS1 و MS2 اللذان يجعلان الخرج يساوى تسعة (آخر حالة فى العداد) عندما يكون كل من الخطين يساوى واحد أيضا فى نفس الوقت لأن الدخلين يدخلان على بوابة آند داخل الشريحة. الشريحة لها ٤ أطراف للخرج تظهر عليها حالات العداد. الطرفان ١٣ و ٤ فى الشريحة غير موصلان Not Connected, NC أى لا يحملان أى إشارة سواء كدخل أو خرج من الشريحة. الشريحة لها ١٤ طرف، الطرف ٥ هو طرف القدرة Vcc والطرف ١٠ هو الأرضى GND. التردد الأقصى لهذا العداد هو ٣٠ ميجاهرتز. فى حالة الشريحة فان هذا التردد يصل إلى ٤٢ ميجاهرتز. تيار مصدر القدرة لهذه الشريحة يساوى

 $^{\circ}$  ميللى أمبير و 9 ميللى أمبير للشريحة  $^{\circ}$  74ls90. شكل ( $^{\circ}$  1 ) يبين الرسم المنطقى لهذه الشريحة وجدول  $^{\circ}$  9 ميللى أمبير للشريحة وجدول الحقيقة تعنى لا يهم أن يكون هذا الطرف واحد أو صفر.

	الخرج									
MR1	MR2	MS1	MS2	Q0	Q1	Q2	Q3			
Н	Н	L	X	L	L	L	L			
Н	Н	X	L	L	L	L	L			
X X H H H L L H										
L	X	L	X		Co	unt				
X	L	X	L		Co	unt				
L	X	X	L		Co	unt				
Н	H L L X Count									
7	حة 7490	ة للشري	ل الحقيق	، جدو	٥-٨ ر	جدول				

#### ٨-٨ الشريحة 7492 عداد تموجى قاسم على ١٢

6 MR1 & 7492

14 > CLK0

DIV2

Q0

12

1 o CLK1

DIV6

Q1

9

Q2

Q3

8

7492

تتكون هذه الشريحة من ٤ قلابات من النوع السيد والتابع موصلة داخليا في جزأين. الجزء الأول عبارة عن عداد ثنائي (أي قاسم على ٢)، والجزء الثاني عبارة عن عداد سداسي (أي قاسم على ٦). كل جزء له مدخل خاص بنبضات الساعة. الدخل الثنائي، والطرف التزامن الخاص بالعداد الشنائي، والطرف التزامن الخاص بالعداد السداسي. بتوصيل الجزأين مع بعضهما تحصل على عداد يعد إلى ١٢ موصل أي قاسم على ٦٢). العداد موصل

توصیلا تموجیا ویغیر حالته علی الحافة النازلة لنبضات الساعة. هناك طرفی تصفیر MR1 و MR2 بحیث یتم تصفیر کل مراحل العداد عندما یکون کل من هذین الطرفین یساوی واحد فی نفس الوقت لأن الدخلین یدخلان علی بوابة آند داخل الشریحة. الشریحة لها ٤ أطراف للخرج تظهر علیها حالات العداد. الأطراف ۲ و ۳ و ٤ و ۱۳ فی الشریحة غیر موصلة Not Connected, NC أی لا تحمل أی إشارة سواء کدخل أو خرج من الشریحة. الشریحة لها ۱ کا

التحكم	خطوط	الخرج					
MR1	MR2	Q0	Q1	Q2	Q3		
Н	Н	L L L L					
L	Н		Co	unt			
Н	L	Count					
L	L		Co	unt			

جدول ٨-٦ جدول حقيقة الشريحة 7492

طرف، الطرف ٥ هو طرف القدرة Vcc والطرف ١٠ هو الأرضى GND. التردد الأقصى لهذا العداد هو ٢٨ ميجاهرتز. في حالة الشريحة 74ls90 فإن هذا التردد يصل إلى ٤٢ ميجاهرتز. تيار القدرة لهذه الشريحة يساوى ٢٨ ميللى أمبير و ٩ ميللى أمبير في حالة الشريحة 7-1 مكل 7-1 يوضح جدول الحقيقة لها.

#### ٨-٩ الشريحة 7493 عداد تموجى ٤ مراحل

تتكون هذه الشريحة من ٤ قلابات من النوع السيد والتابع موصلة داخليا في جزأين. الجزء الأول عبارة عن عداد ثنائي (أي قاسم على ٢)، والجزء الثاني عبارة عن عداد ثماني (قاسم على ٨). كل جزء له مدخل خاص بنبضات الساعة. الدخل CLK0 هو طرف التزامن الخاص بالعداد الثنائي، والطرف CLK1 هو طرف التزامن الخاص بالعداد الثماني، والطرف على عداد الجزأين مع بعضهما تحصل على عداد ستعشري (قاسم على ١٦). الجزء الثماني في

التحك	خطوط	الخرج								
MR1	MR2	Q0 Q1 Q2 Q3								
H	Н	L L L L								
J	Н	Count								
I	L		Co	unt						
J	L		Co	unt						
جدول ٨-٧ جدول حقيقة الشريحة 7493										

العداد موصلا توصيلا تموجيا ويغير حالته على الحافة النازلة لنبضات الساعة. هناك طرفى تصفير MR1 و MR2 بحيث يتم تصفير كل مراحل العداد عندما يكون كل من هذين الطرفين يساوى واحد فى نفس الوقت لأن الدخلين يدخلان على بوابة آند موجودة داخل الشريحة. الشريحة لها ٤ أطراف للخرج تظهر عليها حالات العداد. الأطراف ٤ و ٦ و ٧ و ١٨ فى الشريحة غير موصلان Not Connected, NC أى الشريحة. الشريحة الشريحة. الشريحة. الشريحة. الشريحة

لها ١٤ طرف، الطرف ٥ هو طرف القدرة Vcc والطرف ١٠ هو الأرضى GND. أقصى تردد لهذا العداد هو ٤٠ ميجاهرتز. في حالة الشريحة 74ls90 فإن هذا التردد يصل إلى ٤٢ ميجاهرتز. تيار القدرة لهذه الشريحة يساوى ٢٨ ميللى أمبير و ٩ ميللى أمبير في حالة الشريحة وجدول 74ls90. شكل (8-0) يبين الرسم المنطقى لهذه الشريحة وجدول 8-0 يوضح جدول الحقيقة لها. لاحظ التشابه بين محتويات الشرائح الثلاثة السابقة.

#### ٨-١٠ الشرائح 74160 و 74162 عداد توافقي عشرى

74160 DIV10  $\overline{MR}$ 15 TCCEP14 D0Q0 -13 QI12 11 D3شكل (٨- ١٦) الرسم المنطقى للشريحة 74160

هذه الشرائح تتكون من ٤ قلابات موصلة داخلیا لتکون عداد عشری (قاسم علی ۱۰) توافقي، والشريحتان متماثلتان تماما. يمكن تحميل العداد بأى قيمة ابتدائية يبدأ العد من عندها مع أول نبضة تزامن بعد تحميل هذه القيمة بتنشيط الطرف  $\overline{PE}$  بجعله يساوى صفر. عند تنشيط هذا الطرف فإن القيمة الموجودة على المداخل D0 إلى D3 تنتقل إلى الخرج المقابل حيث تبدأ عملية العد من هذه القيمة. يجب أن يكون كل من الطرفين CET و CEP يساوي واحد في نفس الوقت حتى يعمل العداد في الوضع الطبيعي. الخرج يتغير مع الحافة الصاعدة لنبضات التزامن CLK.

الخرج خطوط دخل وتحكم CLK **CEP CET** Dn Qn TC  $\overline{PE}$  $\overline{MR}$ X X L L X X Η X X L Dn Dn L H(9)Η Η Η L X عد Η X L X Η تعمل جدول ٨-٨ طريقة تشغيل الشريحة 74160

عند تنشيط طرف التصفير جعله یساوی صفر  $\overline{MR}$ فإن جميع المخارج تصبح أصفارا وذلك بعد أول نبضة تزامن قادمة. الطرف TC يصبح واحد لمدة نبضة تزامن واحدة قبل آخر حالة للعداد وهي الرقم ٩ (1001) حيث

تستخدم هذه النبضة على الطرف TC كنبضات لتوصيل مراحل أخرى للحصول على عدادات أكبر. الشريحة لها ١٦ طرف، طرف القدرة Vcc هو الطرف ١٦ والأرضى هو الطرف ٨. شكل (١٦ - ١) يبين الرسم المنطقي للشريحة وجدول ٨-٨ يوضح طريقة التشغيل. أقصى تردد هو ٣٢ ميجاهرتز، وتيار القدرة يساوى ٦١ ميللي أمبير.


#### -110 الشرائح 74161 و 74163 عدادات توافقية من 3 مراحل -1

هذه الشرائح متماثلة تماما مع الشرائح السابقة 74160 و 74162 سوى أن الأربع قلابات موصلة داخليا لتعد حتى ١٥ وليس حتى ٩ كما في العداد السابق. لذلك فإن طرف الخرج TC سيعطى نبضة هنا عند العدة الأخيرة ١٥ وليس

العدة ٩ وهذا هو الاختلاف الوحيد بين العدادين. الشرائح 74161 و 74163 متماثلة تماما من حيث الأطراف أيضا مع الشرائح السابقة، لذلك فلا حاجة لإعادة شرح هذه الشرائح.

### ٨-١٢ الشرائح 74LS168 و 74LS169 عدادات توافقية

#### تصاعدية/تنازلية




الشريحة 74168 تحتوى 3 قلابات موصلة داخليا لتعمل كعداد عشرى (قاسم على 1) توافقى، مع إمكانية العد التصاعدى أو التنازلي على حسب حالة الطرف 10 فإذا كان هذا الطرف يساوى واحد فإن العداد يعد تصاعديا، وإذا وضع بصفر فالعداد يعد تنازليا. العداد من النوع التوافقى ويعمل عند الحافة الصاعدة لنبضات التزامن. يمكن تحميل العداد بأى لنبضات التزامن. يمكن تحميل العداد بأى قيمة ابتدائية يبدأ العد من عندها من خلال أطراف الدخل 10 حتى 13 فضع الطرف عدما وضع الطرف عدما وضع الطرف على المداخل تنتقل إلى خرج العداد مع أول نبضة تزامن قادمة حيث العداد مع أول نبضة تزامن قادمة حيث العداد مع أول نبضة تزامن قادمة حيث

يبدأ العداد عملية العد من هذه القيمة. الطرف  $\overline{TC}$  يكون دائما بواحد إلا حينما يصل العداد إلى الحالة النهائية (الرقم  $\overline{TC}$ ) حيث يصبح هذا الطرف صفر لمدة نبضة تزامن واحدة ثم يرجع واحد. تستخدم هذه النبضة كنبضات تزامن لمراحل تالية يمكن توصيلها على التوالى للحصول على عدادات أكبر. الطرفان  $\overline{CEP}$  و  $\overline{CEP}$  لابد أن يكون كل منهما صفرا حتى يعمل العداد في الوضع الطبيعي. الشريحة لها ١٦ طرف ، الطرف رقم ١٦ هو طرف القدرة  $\overline{CEC}$  والطرف رقم ٨ هو طرف الأرضى. أقصى تردد هو ٣٢ ميجاهرتز، وهناك الإصدار  $\overline{CEC}$  تردده هو  $\overline{CEC}$  ميجاهرتز. شكل (١٧) يبين الرسم المنطقى لهذه الشريحة، وجدول ٨-٩ يبين طريقة التشغيل. الشريحة  $\overline{CEC}$  متماثلة تماما مع الشريحة النبضة عند  $\overline{CEC}$  منهما مرة ثانية.

		ام	خل وتحك	الخرج				
	$\frac{\mathbf{U}}{D}$	CLK	CEP	CET	PE	Dn	Qn	TC
تحميل	X		X	X	L	Dn	Dn	Н
عد	Н		L	L	Н	X	تصاعدي	L(9,15)
	L	T	L	L	Н	X	تصاعدی تنازلی	
K	X	<b>A</b>	Н	X	Н	X	X	X
تعمل			X	Н			تغيير	تغيير

جدول ٨-٩ طريقة تشغيل الشريح 741LS168 و 74LS169

#### ٨-٣١ الشريحة 74190 و 74191 عدادات توفقية تصاعدية/تنازلية




الشريحة 74190 عبارة عن عداد توافقى عشرى يعد تصاعدى أو تنازلى باستخدام طرف التحكم  $\overline{U}/D$ ، حيث عندما يكون هذا الطرف واحد فإن العداد يعد تنازلى، وإذا كان صفر فإن العداد يعد تصاعدى. يمكن بدأ العداد من أى قيمة عن طريق وضع هذه القيمة على المداخل عن طريق وضع هذه القيمة على المداخل  $\overline{PE}$  يساوى صفر يبدأ العداد عملية العد الميافة الصاعدة لنبضات التزامن. لكى من هذه القيمة في عملية العد الطبيعى لابد تعمل الشريحة في عملية العد الطبيعى لابد أن يكون الطرف  $\overline{CE}$  تساوى صفر، بينما إذا كان هذا الطرف واحد فإن العداد

يتجمد عند آخر وضع وصل إليه ولا يعمل. الطرف TC يكون دائما بصفر إلا إذا وصل العداد لقيمته النهائية (٩) في حالة العد التصاعدى أو إلى القيمة صفر في حالة العد التنازلي، حيث عندها يصبح واحد لبيان أن العداد قد وصلت قيمته إلى قيمة طرفية (عظمى أو صغرى). يجب عدم استخدام هذا الطرف كنبضات تزامن لمراحل تالية لأنه يحتوى نتوءات تسبب مشاكل مع الدوائر التالية. لذلك فقد وفرت الشريحة الطرف  $\overline{RC}$  الذي يمكن استخدامه لهذا الغرض. الشريحة لها ١٦ طرفا، الطرف رقم ١٦ هو طرف القدرة Vcc بينما الطرف رقم ٨ هو الأرضى. سرعة الشريحة ميجاهرتز وتيار القدرة لها ٦٥ ميللي أمبير. شكل (١٨ - ٨) يبين الرسم المنطقي لهذا العداد. الشريحة Vcc ميللي أمبير. شكل (١٨ - ٨) يبين الرسم المنطقي لهذا العداد. الشريحة Vcc

نفسها الشريحة 74190 سوى أنها تعد حتى ١٥ وهي متطابقة معها في الأطراف تماما مع مراعاة أن الطرف TC في هذه الحالة يصبح واحد عند العدة ١٥ أو العدة صفر حسب اتجاه العد.

#### الشرائح 74192 و 74193 عدادات تصاعدية/تنازلية $- \Lambda$

الشريحة 74192 عبارة عن عداد عشرى تصاعدى تنازلى من النوع التوافقى مثل الشريحة 74190 سوى أن لها طرف مخصوص 74190 عبارة عن عداد عشرى تصاعدى، وطرف مخصوص آخر CLKd تدخل عليه نبضات التزامن في حالة العد التصاعدى، وطرف مخصوص آخر مالة العد التصاعدى أو في حالة العد التنازلى. خرج العداد يغير حالته عند الحافة الصاعدة لنبضات التزامن سواء في حالة العد التصاعدى أو التنازلى. عند العد التنازلى يجب أن يكون التنازلى. عند العد التناوى واحد، بينما عند العد التنازلى يجب أن يكون الطرف CLKd يساوى واحد، وإلا فإن عملية العد ستكون غير منتظمة. يمكن أيضا بدأ عملية العد من أى قيمة يمكن تصفير على الأطراف D0 إلى D3 وذلك عند تنشيط الطرف  $\overline{PE}$  بجعله يساوى صفر. الشريحة لها طرف تصفير



MR يجعل جميع المخارج تساوى أصفارا عندما يكون هذا الطرف يساوى واحد. الطرف يكون واحد دائما وعندما تصل الشريحة إلى الرقم ٩ فى حالة العد التصاعدى فإنه يصبح صفرا، بينما الطرف TCd فيكون واحد دائما إلى أن تصل قيمة العداد إلى الصفر في حالة العد التنازلي فإنه يصبح صفرا تستخدم هذه الأطراف عفرا تستخدم هذه الأطراف لتوصيل أكثر من مرحلة من هذه الشرائح للحصول على عداد أكبر. الشريحة لها ١٦ طرفا، الطرف رقم القدرة Vcc بينما

الطرف رقم ۸ هو الأرضى. سرعة الشريحة ۳۲ ميجاهرتز وتيار القدرة لها ٦٥ ميللى أمبير. شكل (١٩ - ١) يبين الرسم المنطقى لهذا العداد. الشريحة 74193 هي نفسها الشريحة  $\overline{TCu}$  سوى أنها تعد حتى ١٥ وهي متطابقة معها في الأطراف تماما مع مراعاة الحدود التي تتغير عندها الخطين  $\overline{TCu}$  و  $\overline{TCu}$ .

#### ٨-٥١ الشريحة 74LS197 عداد تموجى ٤ مراحل

تتكون هذه الشريحة من ٤ قلابات موصلة توصيلا تموجيا على جزأين. الجزء الأول

عبارة عن عداد ثنائي (قاسم علي ٢) والعداد الثاني عبارة عن عداد ثماني (أي قاسم على ٨). كل جزء له طرف نبضات التزامن الخاص به، وكلا الجزأين يغير حالته عند الحافة النازلة للنبضات. CLK0 هو طرف التزامن للعداد الثنائي، والطرف CLK1 هو طرف التزامن للعداد الثنائي. الشريحة لها طرف تصفير  $\overline{MR}$  منخفض الفعالية الذي عندما يكون صفر، فإن جميع مخارج العداد تصبح أصفارا. أيضا يمكن بدأ العداد من أي قيمة يتم إدخالها

من على أطراف الدخل D0 حتى D3 وذلك عند تنشيط طرف التحميل PE المنخفض الفعالية. الشريحة لها ١٤ طرفا، الطرف رقم ١٤ هو طرف القدرة Vcc بينما الطرف رقم ٧ هو الأرضى. سرعة الشريحة ٤٠ ميجاهرتز وتيار القدرة لها ١٦ ميللي أمبير. شكل (٨-٢٠) يبين الرسم المنطقي لهذا العداد، وجدول ١٠-٨ يبين طريقة تشغيله.

	PE CTR 74LS197	
13	$\frac{1}{MR}$	
 	DIV2	
4	D0	
 . 6.	CLK1 Ql 9	
10	DI Q2 2	<u>-</u>
11	D2 Q3 12 12 12 13 14 15 15 15 15 15 15 15 15 15 15 15 15 15	<del>-</del> ]
	ـــــــــــــــــــــــــــــــــــــ	

		الخرج			
	$\overline{MR}$	$\overline{PE}$	CLK	Dn	Qn
تصفير	L	X	X	X	L
تحميل	Н	L	X	L	L
	Н	L	X	Н	Н
75	Н	Н	<b>\</b>	X	k

جدول ۸-۱ تشغیل العداد 74LS197

#### ٨-١٦ الشريحة 74LS290 عداد عشري تموجي

يتكون هذا العداد من ٤ مراحل مقسمة على جزأين، الأول قاسم على ٢ والثابي قاسم على ٥ وكل من الجزأين موصل توصيلا تموجيا باستخدام قلابات من نوع السيد والتابع. كل جزء له طرف التزامن الخاص به حيث يتم تغيير الخرج مع الحافة النازلة لهذه النبضات. هناك طرفان لتصفير الخرج MR1 و MR2 وكل منهما عالى الفعالية ولابد أن يكون كل منهما يساوى واحد في نفس الوقت حتى يتم تصفير العداد لأنهما موصلان من خلال بوابة آند داخل الشريحة. هناك أيضا الطرفان MS1 و MS2 حيث عندما يكون كل منهما يساوى واحد في نفس الوقت يتم وضع الخرج في الحالة النهائية ٩ (1001). كلا الدخلين موصل من خلال بوابة آند داخل الشريحة أيضا. يمكن توصيل الجزأين للحصول على عداد عشري. الشريحة لها ١٤ طرف، الطرف رقم ١٤ هو طرف القدرة Vcc بينما الطرف رقم ٧ هو الأرضى والطرفان ۲ و ٦ غير مستخدمين أو غير موصلين Not connected, NC. سرعة الشريحة ٤٢ ميجاهرتز وتيار القدرة لها ٩ ميللي أمبير. شكل (٨- ٢١) يبين الرسم المنطقي لهذا العداد، وجدول ٨-١١ يبين طريقة تشغيله.

#### ١٧-٨ الشريحة 74LS293 عداد ثنائي تموجي ٤ مراحل

CTR 74LS290 MRI 12 MR2 MS2DIV2 10 CLKO QΙ 110 CLK1 Q2 شكل (٨- ٢١) للشريحة 74LS290

	خل	الد	الخرج					
MR1	MR2	MS1	MS2	Q3	Q2	Q1	<b>Q</b> 0	
Н	Н	L	X	L	L	L	L	
Н	Н	X	L	L	L	L	L	
X	X	Н	Н	Н	L	L	Н	
L	X	L	X		•			
X	L	X	L	عداد				
L	X	X	L					
X	L	L	X					
	74LS29	لعداد 0	تشغيل ا	11-/	دول ۱	<u>ج</u>		

الدخل		الخرج				
MR1	MR2	Q3	Q2	Q1	Q0	
Н	Н	L	L	L	L	
Н	L					
L	Н	عداد				
L	L					
جدول ٨-١٢ تشغيل العداد 74LS293						

٨ وكل من الجزأين موصل توصيلا تموجيا باستخدام قلابات من نوع السيد والتابع. كل جزء له طرف التزامن الخاص به حيث يتم تغيير الخرج مع الحافة النازلة لهذه النبضات. هناك طرفان لتصفير الخرج MR1 و MR2 وكل منهما عالى الفعالية ولابد أن يكون كل منهما يساوي واحد في نفس الوقت حتى يتم تصفير العداد لأنهما موصلان من خلال بوابة آند داخل الشريحة. الشريحة لها ١٤ طرفا، الطرف رقم ۱٤ هو طرف القدرة Vcc بينما الطرف رقم ۷ هو الأرضى والأطراف ۱ و ۲ و ۳ و ٦ غير مستخدمه أو غير موصلة Not connected, NC. سرعة الشريحة ٤٢

ميجاهرتز وتيار القدرة لها ٩ ميللي أمبير.


شكل (٨- ٢٢) يبين الرسم المنطقي لهذا

العداد، وجدول ٨-١٢ يبين طريقة تشغيله.

يتكون هذا العداد من ٤ مراحل مقسمة على


جزأين ، الأول قاسم على ٢ والثاني قاسم على

#### ١٨-٨ الشريحة 74LS390 عدادان عشريان تموجيان



تحتوی هذه الشریحة علی عدادین کل منهما مکون من جزأین، الأول مرحلة واحدة قاسم علی ۲، والثانی ۳ مراحل موصلة کعداد خماسی (قاسم علی ٥). أی أن هذه الشریحة تحتوی ٤ أجزاء، اثنان کل منهما مرحلة واحدة تعمل کعداد ثنائی، واثنان کل منهما ۳ مراحل موصلة کعداد خماسی. لذلك فإنه یمکن توصیل أجزاء هذه الشریحة للحصول قاسم (عداد)

على: Y و Y و Y و Y و Y و Y و Y و Y و Y و Y و Y و Y الشريحة له طرف خاص بنبضات التزامن حيث يغير كل عداد من حالته مع الحافة النازلة للنبضات. كل عداد فى الشريحة له طرف تصفير Y الخارج الخاصة بمذا العداد عندما يكون واحد. الشريحة لها Y طرف العدرة Y الطرف رقم Y هو طرف القدرة Y الشريحة Y هو الأرضى. سرعة الشريحة Y ميللى أمبير. شكل Y القدرة لها الرسم المنطقى لهذا العداد.



#### الشريحة 74LS393 عدادان ثنائيان تموجيان كل منهما 3 مراحل 19-1


تتكون هذه الشريحة من عدادان كل منهما مكون من ٤ مراحل موصلة داخليا كعداد تموجى ثنائى ستعشرى (قاسم على ١٦). كل عداد له طرف تزامن خاص به، وكل عداد يغير حالته مع الحافة النازلة لنبضات التزامن. كل عداد أيضا له طرف تصفير عالى الفعالية خاص به يصفر جميع مخارجه عندما يكون واحد. الشريحة لها ١٤ طرفا، الطرف رقم ١٤ هو

طرف القدرة Vcc بينما الطرف رقم ٧ هو الأرضى. سرعة الشريحة ٣٥ ميجاهرتز وتيار القدرة لها ١٥ ميللي أمبير. شكل (٨- ٢٤) يبين الرسم المنطقي لهذا العداد.

#### ٨- ٠٠ تطبيقات العدادات

#### ٨-٠١ الساعة الرقمية


من أشهر تطبيقات العدادات الساعة الرقمية. تتركز فكرة الساعة الرقمية على وجود نبضات ترددها اهرتز (۱ نبضة في الثانية). هناك أكثر من طريقة يمكن بها الحصول على هذه النبضات. أول هذه الطرق هو عن طريق استخدام مذبذب بتردد عالى جدا ۱۰ ميجاهرتز مثلا ثم نمرر إشارة هذا المذبذب على عدة مراحل للقسمة على ۱۰ مثلا حتى يصل التردد إلى ۱ هرتز حيث يمكن يصل التردد إلى ۱ هرتز حيث يمكن استخدامه كدخل للساعة. الهدف من وجود





مذبذب بتردد عالى ثم إجراء عمليات القسمة هو الحصول على دقة عالية للساعة لأنه من الصعب جدا تصميم مذبذب بالمكونات الإلكترونية العادية بدقة معقولة. الطريقة الثانية للحصول على نبضات بتردد 1 هرتز بدقة جيدة جدا هو عن طريق استخدام إشارة من خط القدرة المنزلى ذو التردد 0 هرتز أو 0 هرتز في بعض البلدان. سنحتاج في البداية لمحول 0 ٢٢٠ إلى 0 فولت ثم مقارن (أحد إصدارات مكبر العمليات) لتحويل الموجة الجيبية إلى مربعة بمقدار حوالى 0 فولت. بعد ذلك نقوم بقسمة تردد هذه الموجة على 0 أو 0 باستخدام أحد شرائح العددادات التي شرحناها. بذلك نكون قد حصلنا على إشارة مربعة بتردد 1 هرتز ومقدار 1 فولت جاهزة للاستخدام لتشغيل الساعة. شكل 1 ومي كالتالى:


- 1- مرحلة تميئة الإشارة للحصول على إشارة ذات تردد 1 هرتز باستخدام قاسم على 00 الذى يتكون من مرحلتين، مرحلة قسمة على 01 (عداد عشرى) ومرحلة قسمة على 02 وغن نرشح استخدام الشريحة 04 الاستخدام كعداد عشرى كما في شكل 04 (07 (07 )، وهى نفسها أيضا باستخدام مشفر للرقم 05 يصفر الشريحة عند الرقم 06 كما في شكل 07 (07 ) الذى يبين تشفير الرقم 07 باستخدام بوابة ناند تم توصيل خرجها لعمل تصفير للعداد من الطرف 08 المنخفض الفعالية.
- 7 يتم إدخال الإشارة ذات التردد 1 هرتز على قاسم على 7 مكون من مرحلتين من الشريحة 7 المرحلة الأولى قاسم على 1 كما في شكل (-7) وخرجها يمثل آحاد الثواني، والمرحلة الثانية قاسم على 7 كما في شكل (-7) وخرجها يمثل عشرات الثواني.
  - يتم تكرار الخطوة  $\gamma$  للحصول على عداد الدقائق كما في شكلى (-  $\gamma$   $\gamma$   $\gamma$

٤- بالنسبة لمرحلة عداد الساعات فإنما تتكون من عداد عشرى كما في شكل (٨- ٢٦) لخانة الآحاد. خانة العشرات في الساعات عبارة عن قلاب فقط لأنه في هذه المرحلة مطلوب العد حتى الساعة ١٢ وبعدها يقلب إلى الساعة واحدة. شكل (٨- ٢٨) يوضح كيفية توصيل الشريحة ٧٤١٦٠ والقلاب للحصول على مرحلة الساعات.










#### ۸ – ۲۱ تمارین

- (-1) ارسم المخطط الزمني للعداد التم وجي الموضح في شكل ((-1)).
- ۲- افترض أن زمن الانتشار لكل قلاب في تمرين ۱ يساوى ۸ نانوثانية، احسب زمن الانتشار الكلى للعداد، وأقصى تردد يعمل عنده هذا العداد.




٣- صمم عداد بالقاعدة التالية (عدد الحالات): ٩ و ١١ و ١٣ و ١٥ و ٥٠ و ٥٠. العدادات من النوع التموجي.

D2

>CK

Q2

- ٤- اقترح شرائح حقيقية للاستخدام
   ف تمرين ٣.
- ٥ أعد التمرين رقم ٢ إذا كان العداد من النوع التوافقي.
- ٦- صمم عداد توفقی من سبعة مراحل وارسم المخطط الزمنی لجميع مراحله.
- ٧- أعد التمرين رقم ٣ ولكن على
   عدادات من النوع التوافقي.
- استخدم نفس طريقة تصميم العدادات التوافقية في تصميم عداد للتابع التالى: 00 ثم 10 ثم 10 ثم 10 وهكذا إلى مالانحاية.
   استخدم قلابات JK.
- ٩- أعد التمرين ٨ ولكن للتابع التالى: 0 ثم 9 ثم 8 ثم 5 ثم 7 ثم 3 ثم 6 ثم 4 ثم 5 ثم 6 ثم 6 ثم 6 ثم 0 ثم 0 وهكذا إلى مالا نماية.
- ١٠-صمم عداد تصاعدی تنازلی من النوع



**Q**0

D1

>CK

Q1

D0

>CK

Clock

التموجي مكون من ٤ مراحل. ارسم المخطط الزمني على كل المخارج وعلى خط التحكم U/D أثناء مرور العداد بالتتابع التالي:

0, 1, 2, 3, 4, 5, 4, 3, 2, 3, 4, 5, 6, 7, 8, 9, 8, 7, 6, 5, 4, 3, 2, 3, 4, 5, 4, 3, 2, 1

- ۱۱-حدد التتابع الناتج من العداد الموضح في شكل (۸-ت۱۱).
- ١٢-صمم عداد ثنائي يعد حتى ١٠٠٠٠ ، وآخر يعد حتى ١٠٠٠٠. استخدم شرائح عدادات حقيقية.
- ١٣− شكل (٨- ت١٣) يبين عداد قاسم على ١٦ موصلا على محلل شفرة. اكتب جدول الحقيقة لمحلل الشفرة عند كل حالة من حالات العداد.
  - ١٤-صمم عداد يعد حتى ١٠٠٠ مستخدما الشريحة ٧٤١٦٠.
  - ٥ ١ -عدل التصميم السابق حتى يمكن للعداد أن يعد حتى ٣٠٠٠٠.
- -1 صمم دائرة تستشعر وجود زمن معين في الساعة الرقمية في شكل -1 واستخدم هذه الإشارة لضرب جرس تنسه.
- ۱۷ صمم عداد لساحة انتظار سيارات بحيث يبين العداد عدد السيارات الموجودة فى الساحة عند أى لحظة. استخدم عداد تصاعدى تنازلى بحيث مع دخول سيارة يزداد العداد بواحد ومع خروج سيارة ينقص بمقدار واحد.
- ١٨-استخدم نفس الفكرة في تمرين ١٥ لإظهار عدد الأشخاص في حجرة معينة، واستخدم ذلك لإضاءة الحجرة طالما أن بما شخص أو أكثر، واطفاء النور بالحجرة عندما يصل عدد الأشخاص إلى الصفر.
- ۱۹-اشرح كيف تستخدم الدائرة الموضحة في شكل (۸-ت۱۳) لعمل نظام إضاءة يضيء تتابع من اللمبات من اليمين إلى اليسار ثم يبدأ مرة ثانية من اليمين لليسار وهكذا يتكرر ذلك إلى مالانهية.
  - ٢-أعد التمرين السابق بحيث تتم الإضاءة من اليمين لليسار ثم من اليسار لليمين مرة أخرى وذلك إلى مالانهاية.

الفصت التاسع


مسجلات الإزاحة Shift Registers

#### ٩-١ مقدمة

مسجلات الإزاحة shift registers من المكونات الإلكترونية الكثيرة الاستخدام في الكثير من التطبيقات الرقمية. يستخدم مسجل الإزاحة في تسجيل البيانات الرقمية حيث يمكن إجراء بعض العمليات على محتويات هذا المسجل. من هذه العمليات مثلا، إزاحة البيانات من اليمين إلى اليسار أو العكس، أو دوران البيانات من اليمين لليسار أيضا أو العكس. يمكن إدخال البيانات على المسجل على التوازي وإخراجها على التوالى، أو إدخالها على التوالى ثم إخراجها على التوازي. كل هذه العمليات سنرى في هذا الفصل كيفية تحقيقها.


#### ٩- ٢ وحدة بناء مسجل الإزاحة

وحدة بناء مسجل الإزاحة هي القلاب من النوع D. هذا القلاب له دخل واحد اسمه D، والدخل الآخر هو طرف التزامن  $\overline{Q}$  كما رأينا في الفصل السابع. هذا القلاب له خرج Q وعكسه  $\overline{Q}$ . الإشارة الموجودة على الدخل D تنتقل إلى الخرج D بعد إعطاء نبضة على طرف التزامن D، ومن هنا كانت التسمية D اختصارا لكلمة تأخير delay شكل D بين قلاب من النوع D وكيفية تسجيل الدخل على الخرج على سبيل التذكرة.



#### ٩- ٣ العمليات المختلفة على محتويات مسجل الإزاحة


كما ذكرنا فإنه هناك الكثير من العمليات التي يمكن إجراؤها على محتويات مسجل الإزاحة. شكل (٩- ٢) يبين رسما تخطيطيا لهذه العمليات .



#### 9- ٤ الإدخال والإخراج المتتالى للبيانات Serial In Serial Out

الفصل التاسع

شكل (P-7) يبين طريقة توصيل 3 قلابات من النوع D لتعمل كمسجل إزاحة يمكن إزاحة محتوياته من اليسار لليمين مع كل نبضة على طرف التزامن CK. يتم إدخال البيانات من أقصى يسار المسجل وإخراجها على التوالى من أقصى يمين المسجل. جدول P-1 يبين محتويات كل قلاب مع كل نبضة من نبضات التزامن بفرض أن المسجل قد تم تصفيره في البداية، والبيانات المراد إدخالها إلى المسجل هي 1011. لاحظ من الجدول أنه بعد 3 نبضات تم إدخال كل البيانات في المسجل.



1	ск
	D0 : : : :
	Q0
	Q1
	Q2
	Q3
	شكل (٩- ٤) خروج المسجل مع الرَّمن

CK	DU	Qθ	QI	Q2	<u>Q3</u>				
0	0	0	0	0	0				
1	1	1	0	0	0				
2	1	1	1	0	0				
3	0	0	1	1	0				
4	1	1	0	1	1				
جدول ۹-۱ بعد ٤ نبضات تزامن تم									
تسجيل الدخل 1011 على خرج									
المسجل									
		ىجل	الملا						
CK	D0	$\mathbf{Q0}$	المد Q1	Q2	Q3				
<u>CK</u>	<b>D0</b>	<b>Q0</b>	<b>Q1</b>	<b>Q2</b>	<b>Q3</b>				
		<b>Q0</b>	<b>Q1</b>		<b>Q3</b> 1 1				
4	1	$\mathbf{Q0}$	Q1	1	1				
<b>4 5</b>	1 0	<b>Q0</b> 1 0	<b>Q1</b> 0 1	1 0	1 1				
4 5 6	1 0 0	<b>Q0</b> 1 0 0	<b>Q1</b> 0 1 0	1 0 1	1 1				
4 5 6 7 8	1 0 0 0	<b>Q0</b> 1 0 0 0 0 0	<b>Q1</b> 0 1 0 0 0 0 0	1 0 1 0	1 1 0 1 0				
4 5 6 7 8 دتی	1 0 0 0 0 (زاحة	Q0 1 0 0 0 0	0 1 0 0 0 0	1 0 1 0 0	1 1 0 1 0 =============================				

CK DO OO OI OZ OZ

فی جدول P-7 تم وضع صفر علی الدخل D0 وإعطاء نبضات تزامن حیث نلاحظ أنه بعد 2 نبضات خرجت کل البیانات الموجودة داخل المسجل من الخرج 2 وتم تصفیر المسجل مرة أخرى. شکل (P-2) یبین تغیر الخرج علی کل


قلاب من قلابات المسجل الموجود في شكل (٩- ٣) مع الزمن عند وضع دخل معين على الدخل D3 وإعطاء نبضات على طرف التزامن CK، تتبع هذا الشكل وحاول فهمه.

# 9- ه إدخال البيانات على التوالى وإخراجها على التوازى Serial In Parallel Out

في شكل (9-7) تم إدخال البيانات على التوالى من اليسار. بعد أى عدد من نبضات التزامن يمكن قراءة الخرج من على كل الخروج Q0 Q1 Q2 Q3 مرة واحدة على التوازى. بذلك نكون قد أدخلنا البيانات على التوالى من ناحية اليسار وقرأناها مرة واحدة على التوازى.

## P - 9 الإزاحة على التوالى من اليمين لليسار Serial Right To Left Shift

بإعادة ترتيب التوصيلات بين القلابات في شكل (٩- ٣) يمكن إدخال البيانات من ناحية اليمين وإزاحتها من اليمين لليسار مع كل نبضة تزامن. لاحظ أنه في هذه الحالة تم توصيل خرج كل قلاب كدخل للقلاب الذي على يساره. شكل (٩- ٥) يبين هذا المسجل.




أكتب محتويات المسجل الموجود في شكل (٩- ٥) مع كل نبضة تزامن لإدخال البيانات 1011 في جدولين كما في الجدولين -101 و -1. ارسم شكل الإشارة على كل خرج مع الزمن في حالة الإزاحة من اليمين لليسار كما في شكل -10.

## ٩- ٧ مسجل الإزاحة عام الأغراض

سنقدم في هذا الجزء مسجلا عام الأغراض يمكن له عمل جميع أنواع الإزاحة المتتالية من اليمين لليسار أو العكس، كما يمكن له إدخال البيانات على التوالي وإخراجها على التوالي. كل

هذه العمليات تتم من خلال خطوط تحكم يمكن بها اختيار العملية المطلوبة. شكل (٩- ٦) يبين هذا المسجل. حاول أن تتبع كل العمليات السابقة على هذا المسجل.


في شكل (P-7) بوضع خط التحكم P-10 يتم منع نبضات التزامن من المرور إلى أطراف القلابات ويتجمد المسجل على وضعه ولا يتغير خرجه إلى أن يصبح هذا الخط واحد حيث عندها يسمح لنبضات التزامن بالمرور ويعمل المسجل. الخط P-11 يستخدم لاختيار التعامل على التوالى أم على التوازى. بوضع الخط P-12 فإن المسجل يعمل في الإزاحة على التوالى، ويكون اتجاه الإزاحة على حسب الإشارة الموجودة على الخط P-13. فإذا كان الخط P-14 فإن الإزاحة تكون من اليسار إلى اليمين، ويتم إدخال البيانات المتتالية من ناحية اليسار (P-14). أما إذا كان الخط P-14 فإن الإزاحة تكون من اليمين لليسار ويتم إدخال البيانات من ناحية اليمين على الطرف (P-14). أما إذا كان الخط P-15 فإن كل مسارات الإزاحة المتتالية تغلق سواء من اليمين لليسار أو العكس حيث تخمد كل بوابات ملك المتحال في هذه اللاتجاه، أما البوبات التي تدخل البيانات المتوازية (P-14) من خلالها فإنما من ما يقوم به مثل هذا المسجل العام وشرائح تؤدى كل وظائفه، وسنقدم فيما يلى بعض هذه الشرائح.



۸ الشريحة 7491 مسجل إزاحة توالى ۸ بت
 8 bit serial left to right shift register


الشريحة 7491 عبارة عن مسجل إزاحة توالى ومن اتجاه واحد فقط ذو ٨ بتات. البيانات الداخلة تدخل من أحد طرفى الشريحة Dsa=Dsb=1 اللذان يمثلان طرفى دخل لبوابة AND. لذلك فإنه إذا كان Dsa=Dsb=1 فإنه يتم إدخال ١ بوضع إلى المسجل ويمكن إزاحته مع كل نبضة تزامن. أما إذا كان Dsa=Dsb=0 فإنه يتم إدخال صفر إلى المسجل. بوضع أحد الطرفين يساوى واحد، فإن البيانات الداخلة تكون مساوية للبيانات الموجودة على الطرف الآخر. الشريحة تحتوى

ثمان قلابات، المرحلة الأخيرة فقط هي المتاح خرجها Q7 وعكسه، لذلك فإنه كما يتضح من شكل (٩- ٧) الذي يبين الرسم الطرفي للشريحة فإن معظم الأطراف غير مستخدمة. تيار القدرة لهذه الشريحة مقداره ٣,٥ ميللي أمبير وأقصى



تردد لها هو ۱۸ ميجاهرتز. تتم إزاحة محتويات المسجل من Q0 إلى Q1 ثم Q2 وهكذا إلى أن تصل البيانات إلى آخر مرحلة حيث نراها على الخرج Q7. تتم هذه الإزاحة مع الحافة الصاعدة لنبضة التزامن، أى عند انتقال الإشارة على هذا الطرف من صفر إلى واحد. هذه الشريحة ليس لها طرف تصفير Clear لتصفير الخرج عند الحاجة. الوسيلة الوحيدة لذلك هي إزاحة أصفارا داخل الشريحة من الدخل. طرف القدرة للشريحة هو الطرف ٥ والأرضى هو الطرف ١٠ والشريحة لها ١٤ طرفا.

# 9 - ٩ الشريحة 7494 مسجل ٤ بت إدخال توازى أو توالى ، إخراج توالى 4 bit parallel in serial out shift register




هذه الشريحة عبارة عن مسجل ذو ٤ بت يمكن إدخال البيانات له إما على التوالى من الطرف ٧ (Ds)، أو على التوازى من مجموعة الأطراف الأولى D0a, D0b, D0c, D0d أو من مجموعة الأطراف الثانية D1a, D1b, D1c, D1d. يتم اختيار المجموعة الأولى كدخل للمسجل بوضع الطرف 1=P10 والطرف P1=0 أو المجموعة الثانية كدخل للمسجل بوضع الطرف 1=P1 والطرف 0=P10، وذلك يعنى إمكانية إدخال البيانات من واحد من المصدرين D0 أو D1. الشريحة لها طرف تصفير الزاحة البيانات عند انتقال الإشارة على طرف التزامن CK من الحافة الصاعدة. تيار مصدر القدرة للشريحة للساوى ٣٠٥ ميللى أمبير، وزمن المرور خلالها مبين الرسم الطرق يساوى ٣٠٥ من المورى ٢٥ نانوثانية. شكل (٩- ٨) يبين الرسم الطرق

لهذه الشريحة. طرف القدرة للشريحة هو الطرف رقم ٥ والأرضى هو الطرف ١٢ والشريحة مكونة من ١٦ طرفا.

# 1 • • • • الشريحة 7495 مسجل ٤ بت إدخال توازى أو توالى، إخراج توالى 4 bit parallel in serial out shift register

هذه الشريحة عبارة عن مسجل ذو ٤ بت يمكن إدخال البيانات له إما على التوالى من الطرف ١ (Ds)، أو على التوازى من مجموعة الأطراف D0, D1, D2, D . يتم اختيار الدخل المتوالى بوضع صفر على خط التحكم ٦ (SP)، واختيار




الدخل المتوازى بوضع واحد على نفس الطرف. عند وضع البيانات على الدخل المتوازى نضع نبضات التزامن على الطرف (لبيانات على الدخل المتوازى نضع نبضات التزامن تنقل البيانات (K2 CK2 حيث في هذه الحالة مع أول نبضة تزامن تنتقل البيانات من الدخول D0, D1, D2, D3 إلى الخروج, Q3, Q3 بالترتيب. وعند وضع بيانات متتالية على الطرف CK3 نضع نبضات التزامن على الطرف (CK1 ومع كل نبضة تزامن على هذا الطرف تنتقل البيانات من Q0 إلى Q1 ومن Q1 إلى Q2 وهكذا، أى أنها إزاحة من اليسار لليمين حيث Q0 توجد في أقصى اليسار. خروج جميع مراحل الشريحة متاحة كأطراف على العكس من الشرائح السابقة، لذلك يمكن عمل إزاحة عكسية من Q3 إلى Q1 وهكذا، أى من

اليمين لليسار بفرض أن Q3 توجد فى أقصى اليمين، وذلك بتوصيل الخرج Q3 إلى الدخل Q2 والخرج Q2 إلى الدخل D1 وهكذا وذلك من خارج الشريحة. فى هذه الحالة يتم إدخال البيانات المتتالية من على الطرف D3. يتم إزاحة البيانات عند انتقال الإشارة على أطراف التزامن CK1 أو CK2 من الواحد إلى الصفر أى عند الحافة الهابطة. تيار مصدر القدرة للشريحة يساوى ٣٦ ميللى أمبير، وأعلى تردد هو ٣٦ ميجاهرتز. شكل (٩-٩) يبين الرسم الوظيفى لها والشريحة لها ١٤ طرف حيث طرف القدرة هو الطرف ١٤ والأرضى هو الطرف ٧.


# 9- ۱۱ الشريحة 7496 مسجل ٥ بت إدخال توازى أو توالى أو توالى أو توازى

#### 5 bit parallel in serial out shift register



تتكون هذه الشريحة من ٥ بتات مع إمكانية إدخال البيانات على التوازى من على المداخل PE, D0, D1, D2, D3 بعد تنشيط الطرف PE بوضعه يساوى واحد، أو على التوالى من على المدخل Ds. عند انتقال الإشارة على طرف التزامن CK من صفر إلى واحد تنتقل البيانات من المداخل المتوازية فى حالة نشاط الطرف PE أو تتم إزاحة البيانات على التوالى من DS إلى Q0 ومن Q0 إلى Q1 ومن Q1 إلى Q2 وهكذا. نتيجة وجود المخارج المتوازية الخمسة للشريحة فإنه يمكن إدخال البيانات على التوازى ثم إزاحتها فى الاتجاه من Q0 إلى Q1 إلى Q4، أو إدخال البيانات على التوازى من المخارج. الشريحة لها طرف تصفير  $\overline{MR}$  الذى يصفر كل المخارج عند وضعه يساوى صفر. تيار القدرة للشريحة يساوى  $\overline{MR}$  ميللى أمبير، وزمن الانتقال خلالها

يساوى ٢٥ نانوثانية. شكل (٩- ١٠) يبين الرسم الوظيفي للشريحة وطرف القدرة لها هو ٥ والأرضى هو ١٢ والشريحة لها ١٦ طرفا.




# 14 الشريحة 74164 مسجل ۸ بت إدخال الشريحة 74164 مسجل ۸ بت إدخال توازى 8 bit serial in parallel out shift register

يتكون هذا المسجل من  $\Lambda$  مراحل، جميع خروجها متاحة على أطراف الشريحة Q0 إلى Q7 كما فى شكل (٩- 11). هناك طرفان يمكن إدخال البيانات التتابعية من أى واحد منهما وهما الطرفان Dsa و وحد عيث يستخدم أى واحد منهما كطرف تنشيط للطرف الآخر لأنهما دخلان لبوابة AND.

عند إدخال البيانات التتابعية على الطرف Dsa مثلا فإن الطرف الطرف لابد أن يكون واحد، وإذا تم إدخال البيانات التتابعية على الطرف

Dsb فإن الطرف الآخر Dsa لابد أن يكون واحد أيضا. D كه Dsa و Dsb و Dsa مع بعضهما وإدخال يمكن ربط الطرفين Dsa و Dsa نفس الوقت. مع كل انتقال البيانات التتابعية من خلالهما في نفس الوقت. مع كل انتقال لنبضات التزامن من صفر إلى واحد تتم إزاحة البتات من الدخل التتابعي إلى Q0، ومن Q0 إلى Q1، ومن Q1 إلى Q2 وهكذا إلى Q7. الطرف  $\overline{MR}$  طرف تصفير لجميع الخروج حيث عندما يكون هذا الطرف صفر تصفر كل الخروج. تيار القدرة للشريحة يساوى ٣٧ ميللي أمبير، وأكبر تردد لها هو T ميجاهرتز. الشريحة لها ١٤ طرفا، الطرف ١٤ هو طرف القدرة والطرف ٧ هو الأرضى.




## ۱۳-۹ الشريحة 74165 مسجل ۸ بت إدخال توالى أو توازى ، إخراج توالى 8 bit parallel in/serial in, serial out shift register


يتكون هذا المسجل من ٨ مراحل يمكن إدخال البيانات له على التوالى من الطرف Ds أو على التوازى من الأطراف D0 إلى D7. الخرج من آخر مرحلة Q7 هو المتاح فقط وعكسه أيضا متاح Q7. الطرف SH/LD عندما يكون الطرف صفرا يتم تحميل البيانات المدخلة على الأطراف D0 إلى D7 إلى الخروج المناظرة لها Q0 إلى Q7. عندما يكون الطرف SH/LD=1 في هذه الحالة يسمح بإزاحة البيانات تتابعيا من الدخل Ds إلى خرج المرحلة الأولى ومنه للمرحلة الثانية وهكذا حتى خرج آخر مرحلة Q7. تتم هذه الإزاحة مع الحافة الصاعدة لطرف التزامن CK بشرط أن يكون الطرف hold يساوى صفر. إذا كان 1=hold فإن نبضات التزامن يتم حجبها ويتم تجميد الشريحة، أى أن خرجها لن يتغير مع أى نبضات تزامن. تيار القدرة للشريحة هو ٤٢ ميللى أمبير، وأقصى تردد لها هو ٢٦ ميجاهرتز. الشريحة لها ١٦ طرفا، القدرة على الطرف ١٦ والأرضى على الطرف ٨ كما في شكل (٩- ١٢).

# ۱٤ – ۹ الشريحة 74166 مسجل ۸ بت إدخال توالى أو توازى، إخراج توالى 8 bit parallel in/serial in, serial out shift register

# 10-9 الشريحة 74194 مسجل متعدد الأغراض ٤ بت ثنائى الاتجاه 4 bit bidirectional universal shift register

تحتوى هذه الشريحة على 3 مراحل يمكن من خلالهم إجراء كل العمليات التي يمكن طلبها من أى مسجل إزاحة. الشريحة لها خطى تحكم 80 و 81 يمكن بهما التحكم في طريقة تشغيل الشريحة. بوضع 81 و 82 فإن البيانات المدخلة على الأطراف 81 حتى 83 تنتقل إلى المخارج 84 حتى 85 مع أول نبضة تزامن من صفر إلى واحد على الدخل على الأطراف 85 ميكن إزاحة البيانات تتابعيا ناحية اليمين، أى من 86 في اتجاه 87 بوضع 86 و 88 في هذه الحالة يتم وضع البيانات التتابعية المدخلة على الطرف 81 (الطرف رقم 87).







يمكن إزاحة البيانات تتابعيا ناحية اليسار، أى من Q3 في اتجاه Q0 بوضع 80=0 و 81=1، في هذه الحالة يتم وضع البيانات التتابعية المدخلة على الطرف 10 (الطرف رقم ۷). الشريحة لها طرف تصفير 10 بوضعه يساوى صفر فإن جميع مخارج المسجل يتم تصفيرها. تيار القدرة للشريحة هو 10 ميللى أمبير، وأقصى تردد هو 10 ميجاهرتز. الشريحة مكونة من 10 طرفا، الأرضى على الطرف 10 والقدرة على الطرف 10 كما في شكل 10 (10 على الطرف 10 والقدرة على الطرف 10 كما في شكل 10 المربعة على الطرف 10 كما في شكل 10

# 4 bit parallel in serial out shift register

تتكون هذه الشريحة من ٤ مراحل يمكن إدخال البيانات على التوازى لكل منها من خلال اطراف الدخل  $\overline{PE}$  حق مع إعطاء نبضة تزامن على الطرف  $\overline{PE}$  حيث عندها تنتقل البيانات الموجودة D3 بشرط أن يكون الطرف  $\overline{PE}$  مع إعطاء نبضة تزامن على الطرف  $\overline{PE}$  مكن إجراء الإزاحة من اليسار لليمين، على المداخل D4 حتى D5 ويتم إدخال البيانات التتابعية من خلال الطرفين  $\overline{PE}$  بعد توصيلهما ببعضهما. تتم الإزاحة عند انتقال الإشارة على الطرف  $\overline{MR}$  من صفر إلى واحد. هناك طرف التصفير  $\overline{MR}$  الذي عندما يكون صفر تصبح كل

المخارج تساوى صفر. تيار القدرة للشريحة هو ٣٩ ميللي أمبير وأقصى تردد هو ٣٩ ميجاهرتز. الشريحة مكونة من ١٦ طرفا، الأرضى على الطرف ٨، والقدرة على الطرف ٢٦ كما في شكل (٩- ١٥).






## ۱۷-۹ الشريحة 74199 مسجل ۸ بت ، دخل توازی خرج توالی 8 bit parallel in serial out shift register

تتكون هذه الشريحة من ٨ مراحل يمكن إدخال البيانات على التوازى لكل منها من خلال اطراف الدخل  $\overline{PE}$  حتى حيث عندها تنتقل البيانات الموجودة  $\overline{PE}$  بشرط أن يكون الطرف  $\overline{PE}$  مع إعطاء نبضة تزامن على الطرف  $\overline{PE}$  مكن إجراء الإزاحة من اليسار لليمين، على المداخل  $\overline{PE}$  ويتم إدخال البيانات التتابعية من خلال الطرفين  $\overline{PE}$  بعد توصيلهما ببعضهما. تتم الإزاحة عند انتقال الإشارة على الطرف  $\overline{MR}$  من صفر إلى واحد. هناك طرف التصفير  $\overline{MR}$  الذى عندما يكون صفر تصبح كل المخارج تساوى صفر. هناك طرف تجميد للشريحة وهو الطرف hold الذى يحجب نبضات التزامن، وبالتالي يجمد عمل الشريحة ويمنع أى تغيير. تيار القدرة للشريحة هو ٩٠ ميللي أمبير وأقصى تردد هو ٣٥ ميجاهرتز. الشريحة مكونة من ٢٤ طرف، الأرضى على الطرف ٢٤، والقدرة على الطرف ٢٤ كما في شكل (٩٠ - ٢١).

#### Ring Counters العدادات الدوارة




نبضات التزامن	Q0	Q1	Q2	Q3
التزامن				
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
جدول ٩-٣ التتابعات الناتجة مع كل نبضة تزامن من العداد الدوار				

العدادات الدوارة عبارة عن مسجل إزاحة تم توصيل خرجه التتابعي من آخر مرحلة إلى دخله التتابعي في أول مرحلة. مثل هذه الدوائر تسمى عددادات مجازا لأنها تخرج تتابعات أو نمازج معينة كما سنرى، إلا أن هذه التتابعات ليس بالضرورة أن تكون أرقاما متتالية كما في العددادات المعتادة. شكل (9-1) يبين دائرة لعداد دوار مكونة من ٤ مراحل وجدول 9-7 يبين التتابعات الناتجة عن هذا العداد. لابد قبل تشغيل العداد من

تحميله بنموزج من الوحايد والأصفار قبل إطلاق نبضات التزامن باستخدام أطراف وضع الواحد presetting أو أطراف التصفير clear. في الدائرة الموجودة في شكل (P-V) تم وضع أول مرحلة تساوى واحد P-V وباقى المراحل أصفارا، بحيث أنه مع كل نبضة تزامن يزاح هذا الواحد ناحية اليمين بمقدار بت واحدة كما في جدول P-V. ليس بالضرورة أن يكون النموزج المبدئي هو بت واحدة تساوى واحد والباقى أصفار، ولكن من الممكن أن نبدأ العداد بأى بموزج من الوحايد والأصفار فيما عدا أن تكون كل بتات العداد وحايد أو كل البتات أصفار. عدد التتابعات أو النمازج الناتجة من مثل هذا العداد يساوى عدد المراحل المكون منها العداد، فقد حصلنا على ٤ نمازج من الخرج كما في جدول P-V من العداد المكون من ٤ مراحل، أى أن عدد النمازج الناتجة يساوى P-V من العداد المكون من ٤ مراحل، أى أن عدد النمازج الناتجة يساوى P-V

يمكن مضاعفة عدد النمازج الناتجة من العداد الدوار بتوصيل الخرج المعكوس  $\overline{Q3}$  من آخر مرحلة إلى دخل أول مرحلة كما فى شكل (٩- ١٨). مثل هذا العداد يسمى عداد جونسون ، وجدول ٩- ٤ يبين التتابعات الناتجة فى هذه الحالة، حيث نلاحظ وجود ٨ حالات أو نمازج لهذا العداد بدلا من ٤، أى أن عدد النمازج يساوى 2n حيث n هى عدد المراحل.




الفصل التاسع

نبضات التزامن	Q0	Q1	Q2	Q3
0	1	0	0	0
1	1	1	0	0
2	1	1	1	0
3	1	1	1	1
4	0	1	1	1
5	0	0	1	1
6	0	0	0	1
7	0	0	0	0
جدول ٩-٤ التتابعات الناتجة مع كل نبضة تزامن من عداد جونسون				

9- ١٩ تطبيقات مسجلات الإزاحة

#### مؤخر زمني Time delay

أى مسجل دخله توالى وخرجه توالى يمكن إدخال البيانات المتتالية على دخله ثم استقبال هذه البيانات على خرجه في آخر مرحلة بعد زمن تأخير مقداره عدد مراحل هذا المسجل مضروبا في زمن كل نبضة من نبضات التزامن. شكل (٩-١٩) يبين رسما توضيحيا لذلك حيث نلاحظ من هذا الشكل أننا حصلنا على البيانات المدخلة بعد زمن تأخير مقداره ٤ ميكروثانية لأن عدد مراحل المسجل هو ٤ مراحل وزمن نبضة التزامن هو ١ ميكروثانية فقط.





#### تحويل البيانات التتابعية إلى الصورة المتوازية

#### Serial To Parallel Conversion Of Data

ق العادة ترسل البيانات لمسافات طويلة على خط واحد لنقل البيانات مثل خط التليفون. هذه البيانات عندما تصل إلى المستقبل لابد من تحويلها إلى الصورة المتوازية قبل إدخالها إلى المعالج أو الحاسب. شكل (٩- ٢٠) يبين الدائرة التى ستقوم بحذا التحويل. لاحظ أن البيانات ترسل على خط النقل بصورة معينة كالمبينة فى شكل (٩- ٢١). فى هذا الشكل نلاحظ أن الإشارة على الخط تكون واحد دائما فى حالة عدم التراسل. عند نزول الإشارة من الواحد إلى الصفر يصبح خرج القلاب X يساوى واحد، ونتيجة لذلك ينشط مولد النبضات الذى يعطى نبضات تزامن بتردد يساوى تماما تردد البيانات المرسلة على خط البيانات. هذه النبضات تستخدم كنبضات تزامن لمسجل الإزاحة الأول (مسجل الدخل) الذى يستقبل البيانات التتابعية وأيضا للعداد T بت الذى يعد T عدات. مع كل نبضة من نبضات الترام تراح البيانات خرام مراحل المسجل بمقدار بت واحدة ويزداد العداد بمقدار واحد، إلى أن يصبح خرج العداد يساوى T حيث تصبح أواحد ينشط مسجل الإزاحة الثانى (مسجل الحزج) من خلال الدخل T الخاص به فيقوم بتحميل الإشارة الموجودة على خرج المسجل الأول (مسجل الدخل) ويسجلها على خرجه هو فتصبح هى الصورة المتوازية من البيانات والتى يمكن التعامل معها من خلال أى معالج أو حاسب. عند صعود خرج بوابة ال AND من صفر إلى واحد ينشط مولد النبضة التعامل معها من خلال أى معالج أو حاسب. عند صعود خرج بوابة ال AND من صفر إلى واحد ينشط مولد النبضة البيانات. لا يخلو أى حاسب من شريحة الإرسال والاستقبال التتابعي والتى يطلق عليها T Universal Asynchronous Receiver Transmitter أو سريحة الاستال الغير توافقي. تحتوى هذه

الشريحة على دائرة تحويل من توالي إلى توازي كالتي شرحناها سابقا كما تحتوي أيضا على دائرة أخرى تقوم بالعملية العكسية وهي التحويل من توازي إلى تتابع تمهيدا للإرسال. لذلك فإن هذه الشريحة توجد دائما في كارت الموديم لأداء مهمة التحويل في الاتجاهين.





#### ۹ - ۲۰ تمارین

- ١- لماذا تعتبر مسجلات الإزاحة أحد وسائل التخزين؟
- ٢- مسجل إزاحة من ٤ بت، أكتب الخرج على كل مرحلة مع كل نبضة تزامن إذا كان الدخل التتابعي هو
   10011101010001110
- ٣- ارسم رسم صندوقي لمسجل إزاحة من ٥ بت عام الأغراض مستخدما شرائح حقيقية مبينا رقم كل شريحة يتم
   استخدامها.
  - ٤- استخدم وحدتين من الشريحة ٧٤١٩٥ للحصول على مسجل إزاحة من ٨ بت.
- ٥- استخدم وحدتين من الشريحة ٧٤١٩٤ للحصول على مسجل إزاحة من ٨ بت يمكن إزاحة محتوياته في كلا الاتجاهين.
  - ٦- ما هو الفرق بين العداد الدوار والعداد الثنائي.
  - ٧- صمم عداد دوار من ١٠ مراحل مستخدما أحد قلابات D.
- ۸ في تمرين ٦ افترض أن أول قلاب فقط هو الذي خرجه يساوى واحد وباقى الخروج تساوى أصفار. ارسم المخطط الزمنى على كل خرج مع نبضات التزامن.
  - ٩- أكتب جدول الحقيقة للدائرة المصممة في تمرين ٧.
  - ۱۰ کرر تمارین ۲ و ۷ و ۸ مستخدما عداد جونسون.
  - ١١ -استخدم الشريحة ٧٤١٩٥ للحصول على عداد دوار من ١٦ مرحلة.
  - ١٢-ارسم دائرة تفصيلية لدائرة تحويل البيانات من الصورة المتوازية إلى الصورة التتابعية.
  - ١٣-صمم دائرة تأخير إشارة بمقدار ٥ ميللي ثانية. الإشارة الداخلة ترددها يساوي ١٠٠ هرتز.

الفصد العاشر

الفدد حدد المداد الداد الدا

#### ۱−۱ مقدمة


لقد شرحنا في فصل سابق مسجلات الإزاحة، التي تعتبر نوعا من أنواع أجهزة التخزين محدودة المساحة، وبالتالي يمكن اعتبارها ذاكرة محدودة. الذاكرة التي سنشرحها في هذا الفصل هي الذاكرة الكبيرة المساحة والتي تستخدم في تخزين كم معين (كبير) من البيانات والتي لا يمكن تخزينها في مسجلات إزاحة. المعالجات والحاسبات تعتمد أساسا في تشغيلها على الذاكرة بأنواعها المختلفة لكي تخزن فيها البرامج والبيانات المستخدمة في أثناء عمليات المعالجة لهذه البيانات. يمكن تقسيم الذاكرة إلى نوعين من حيث طريقة التخزين. النوع الأول وهو الذاكرة المغناطيسية التي تعتمد في طريقة تخزينها للبيانات على إعادة توزيع مادة مغناطيسية على قرص معين بطريقة مغناطيسية. من أشهر أمثلة ذلك الأقراص المرنة والأقراص المسلبة وشرائط التسجيل، كلها تسجل البيانات مغناطيسيا. هذه الأنواع لن نتعرض لها في هذا الفصل. النوع الثاني من الذاكرة هو الذاكرة المصنعة من أشباه الموصلات semiconductors والتي توجد في صورة شرائح. وحدة التخزين في هذا النوع هي القلاب أو المكثف. هذا النوع (الثاني) هو الذي سنشرحه بالتفصيل في هذا الفصل.

#### • ١-١ وحدة تخزين البيانات (البت والبايت والورد)

الوحدة الأساسية لتخزين البيانات هي البت bit. والبت هي الخانة الثنائية التي يمكن أن تكون واحد أو صفر. البت كما سنرى بعد قليل يمكن بناؤها من قلاب أو من مكثف، وعلى حسب طريقة البناء سيحدد نوع الذاكرة. ٤ بتات مع بعضها تسمى نبل nibble (نصف البايت)، ولكن النبل لم يعد يستخدم الآن كوحدة من وحدات التعامل مع البيانات. لم بتات تسمى البايت هي الوحدة الشائعة الاستخدام الآن في دنيا التعامل مع البيانات والحاسبات على وجه العموم. ١٦ بت، أو ٢ بايت تسمى ورد word وهذه أيضا قليلة الاستخدام عن البايت.

عند بناء شرائح الذاكرة يتم ترتيب الخلايا التخزينية (البتات) بأكثر من طريقة داخل كل شريحة. فيمكن مثلا ترتيب هذه الخلايا التخزينية في صورة بتات متتابعة بحيث يمكن التعامل مع كل بت على حده كما في شكل  $(\cdot 1 - 1)$ ، أو في صورة وحدات، كل منها عبارة عن نبل (٤ بت)، يتم التعامل معها على هذا الأساس كما في شكل  $(\cdot 1 - 1 - 1)$ , أو أخيرا في صورة بايتات يتم التعامل معها على هذا الأساس أيضا كما في شكل  $(\cdot 1 - 1 - 1)$  الذي يبين  $(\cdot 1 - 1 - 1)$  في شريحة معينة تم ترتيبها بثلاث طرق مختلفة. الطرقة الأولى  $(\cdot 1 - 1 - 1)$  بت ونقول في هذه الحالة شريحة مكونة من  $(\cdot 1 - 1 - 1)$  بيت. الطريقة الثانية  $(\cdot 1 - 1 - 1)$  بيت ونقول شريحة مكونة من  $(\cdot 1 - 1 - 1)$  بيت. في العادة تذكر شرائح الذاكرة بعدد وحدات التخزين المستخدمة مضروبا في عدد البتات في كل وحدة من من  $(\cdot 1 - 1 - 1)$  بيت. هذه الوحدات. فنقول مثلا شريحة مكونة من  $(\cdot 1 - 1 - 1)$  بيت من  $(\cdot 1 - 1 - 1)$  بيت بالطبع.

كما ذكرنا فإن التعامل مع الذاكرة يكون على مستوى البايت لأن الشرائح التي تتعامل على مستوى البت أو النبل تكاد تكون غير موجودة الآن. عند التعامل مع ذاكرة مكونة من بايتات فإن كل بايت تتحدد بعنوان معين، وهذا العنوان يكون هو رقم الصف الذى تشغله هذه البايت في شرائح الذاكرة. فالبايت الثالثة مثلا يكون عنوانها هو ٣، والبايت العاشرة يكون عنوانها هو ١٠، وهكذا.




#### • ١-٣ العمليات الأساسية على الذاكرة

هناك عمليتان أساسيتان يتم التعامل بهما مع الذاكرة. العملية الأولى هي عملية الكتابة Write, WR في الذاكرة، والعملية الثانية هي عملية القراءة Read, RD منها. الكتابة هي تخزين بيانات معينة في مواضع معينة في الذاكرة، بينما عملية القراءة هي استخراج أو استرجاع بيانات معينة أيضا من مواضع معينة في الذاكرة. كما رأينا في العمليتين فإنه لابد من تحديد العنوان الذي سيتم التعامل معه سواء بغرض الكتابة أو بغرض القراءة.

يتم إدخال البيانات إلى شريحة الذاكرة أو استخراجها من شريحة الذاكرة على مجموعة من الخطوط المتوازية تسمى مسار البيانات أو خطوط البيانات. كما ذكرنا فإن معظم شرائح الذاكرة الآن منظمة في صورة بايتات، أى أنه يتم إدخال أو استخراج بايت كاملة إلى أو من الشريحة. لذلك فإن مسار البيانات لمثل هذه الشرائح يتكون من ٨ خطوط. مسار البيانات يكون ثنائي الاتجاه لأن البيانات تدخل إلى الذاكرة من خلاله وتخرج منها من خلاله أيضا. لاحظ أن البيانات تكون خارجه من الذاكرة عند لحظة معينة وتكون داخلة عند نفس اللحظة أو في نفس الوقت.

العناوين أحادى الاتجاه ويحمل إشارة العناوين إلى الذاكرة، أى أن الإشارة عليه تكون دائما داخله لشريحة الذاكرة. شكل (٢-١٠) يبين شريحة ذاكرة وقد وصل عليها كل من مسار البيانات ومسار العناوين. لاحظ أن مسار العناوين يدخل على محلل شفرة decoder يخرج منه عدد من الخطوط مساوى لعدد البايتات الموجودة في الشريحة. بجانب مسارى البيانات والعناوين فإن أى شريحة لابد أن يكون لها خطان للتحكم يتحدد من خلالهما الغرض من التعامل مع هذه الشريحة، هل هو بغرض الكتابة أم بغرض القراءة. يتم ذلك من خلال خطان يسميان خطى التحكم، أحدهما هو الخط الشريحة، هل هو بغرض الكتابة في شريحة الذاكرة والتعامل هو القراءة، والخط الآخر هو الخط Write, WR الذي يتم تنشيطه إذا كان الغرض هو الكتابة في شريحة الذاكرة أحيانا يتم تنشيط هذه الخطوط بوضعها تساوى صفر وفي هذه الحالة نقول أنها منخفضة الفعالية Active low وفي هذه الحالة نضع شرطة على الخط لكي نميزه بحذه الصفة كما يلي:



 $\overline{WR}$  و  $\overline{RD}$  . من الممكن أن يكون خط التحكم عالى الفعالية وفى هذه الحالة لا نضع شرطة فوق اسم الخط. بعض الشرائح القديمة يكون لها خط تحكم واحد عندما يكون بصفر فإنه يمكن الكتابة فى الذاكرة وعندما يكون هذا الخط واحد فإنه يمكن القراءة من الذاكرة. فى هذه الحالة يكتب اسم الخط مع وجود شرطة على الحالة المنخفضة الفعالية كما يلى:  $\overline{RD}/\overline{WR}$ .

#### • ١-٣-١ عملية الكتابة في الذاكرة


تتم عملية الكتابة في أي شريحة ذاكرة على ٣ خطوات كما يلي:


- ١- وضع العنوان على مسار العناوين الخاص بالشريحة.
- ٢- توضع البيانات المراد تسجيلها في الشريحة على مسار البيانات.
- ٣- ينشط خط التحكم WR فيتم فورا تسجيل البيانات في العنوان المحدد وتختفي البيانات التي كانت موجودة أصلا في هذا العنوان. شكل (١٠- ٣) يبين رسما تخطيطيا لهذه العملية.

#### • ١ - ٣ - ٢ عملية القراءة من الذاكرة

تتم عملية القراءة من أى شريحة ذاكرة على ٣ خطوات أيضا كما يلى:

- ١- وضع العنوان على مسار العناوين الخاص بالشريحة.
  - r- يتم تنشيط خط التحكم RD.
- ٣- تخرج البيانات من العنوان المحدد إلى مسار البيانات. البيانات الموجودة في هذا العنوان لا تتأثر ولكن يؤخذ منها نسخة فقط. شكل (١٠- ٤) يبين رسما تخطيطيا لهذه العملية.





## ۱۰ ذاكرة الاتصال العشوائي Random Access Memory, RAM

في هذا النوع من الذاكرة بمكن الكتابة أو القراءة من أي عنوان يتم تحديده في شريحة الذاكرة وليس بالضرورة أن تكون عملية القراءة أو الكتابة من عناوين متتالية، من هنا كانت التسمية بالعشوائية، أي أنه يمكن اختيار العنوان الذي ستتعامل معه من أي مكان في الذاكرة. هذا النوع من الذاكرة كما ذكرنا يمكن القراءة منه والكتابة فيه، كما أن محتوياته أي البيانات المسجلة فيه تفقد بانقطاع القدرة عن هذه الشرائح، لذلك يطلق عليها الاسم Volatile، على العكس من النوع الآخر من الذاكرة الذي سندرسه بعد قليل والذي يسمى ذاكرة القراءة فقط Read Only Memory, ROM والذي لا يفقد محتوياته بانقطاع القدرة ولذلك يسمى ذاكرة القراءة فقط Nonvolatile على اطلاق السم RAM أو الذاكرة عشوائية الاتصال على الذاكرة القابلة للكتابة والقراءة مع أن كل من النوعين سواء الرام أو الروم تعتبر ذاكرة اتصال عشوائي لأننا يمكننا الاتصال بأي مكان فيها وليس بالضرورة أن يكون الاتصال عشوائيا مع الرام فقط. ولكن بحكم أن هذا أصبح شائعا فإننا سنعني هنا أن الرام RAM هي ذاكرة القراءة والكتابة معا بينما الروم هي

ذاكرة القراءة فقط.


تصنع شرائح ذاكرة القراءة والكتابة من أشباه الموصلات باستخدام تكنولوجيا التصنيع المعروفة بثنائية القطبية Bipolar أو باستخدام التكنولوجيا المعروفة بـ MOS أو باستخدام الطريقتين AMOS الذاكرة العشوائية تقسم أيضا إلى نوعين من حيث طريقة الاحتفاظ بالبيانات، فهناك الذاكرة الاستاتيكية والذاكرة Static RAM, SRAM والذاكرة

Static RAM Dynamic RAM


Bipolar MOS BiMOS MOS

شكل (۱۰- ۵) تقسيمات ذاكرة الاتصال العشوائي

الديناميكية الديناميكية الذاكرة الذاكرة الداكرة الاستاتيكية تحتفظ بمحتوياتها طالما أن القدرة موجودة على الشريحة. بينما الذاكرة الديناميكية فتحتفظ بمحتوياتها لأزمنة قصيرة جدا وإذا لم تحدد هذه البيانات باستمرار فإنها تفقد بالرغم من وجود القدرة لأن البيانات في هذه الحالة تكون في صورة شحنة على مكثف.




لذلك لابد من إنعاش هذا المكثف أو تجديد الشحنة عليه كل فترة زمنية معينة. شكل (١٠- ٥) يبين رسما صندوقيا لتقسيمات مختلفة لذاكرة الاتصال العشوائي.



يتم تنظيم خلايا التخزين داخل شريحة الذاكرة في صورة مصفوفة مكونة من عدد من الصفوف وعدد من الأعمدة. الخلية التي ينشط فيها الصف مع العمود في نفس الوقت هي التي يتم اختيارها للتعامل سواء للقراءة أو الكتابة. شكل (١٠-

V) يبين طريقة تنظيم الخلايا في شريحة سعتها V1 بايت منظمة في صورة V2 بايت. أى أن وحدة التعامل مع هذه الشريحة هي النبل أو V2 بت، أى أنه يتم قراءة أو تخزين V3 بت مرة واحدة. الخلايا مرتبة في هذه الشريحة في صورة V5 صف و V7 صف و V7 صف و V7 عمود. طالما أن الشريحة بما V7 بنبل فإنحا ستحتاج إلى V4 خطوط عناوين. V5 من هذه الخطوط V6 لل V6 مدخل على محلل شفرات الصفوف الذي يخرج منه V7 خط يتم اختيار واحد منها على حسب الشفرة الموجودة على خطوط الدخل. الأعمدة مقسمة إلى V4 مجموعة تحتوى V4 أعمدة كدخل. هذه الأعمدة في كل مجموعة تدخل على منتقى بيانات يختار الإشارة الموجودة على واحد من هذه الخطوط ويضعها على خط الخرج. هذا الخط يتم اختياره على حسب الشفرة الموجودة على خطوط العناوين المتبقية V6 إلى V7 هذه الخطوط تدخل على الأربع منتقيات على التوازى لتختار واحد من كل مجموعة خطوط. فإذا كانت هذه الخطوط تساوى V8 منتقى سواء أن الخط رقم صفر من كل مجموعة سيتم اختياره. هناك V5 منتقيات في دخل الشريحة و V5 في خرجها وكل منتقى سواء في الدخل أو الخرج يتم التحكم فيه من خلال نفس الثلاث خطوط V7 إلى V8 كما ذكرنا. منتقيات الدخل تختار أحد من الأعمدة لتوصل عليه البيانات الموجودة على أحد خطوط الدخل V8 إلى V8 كما ذكرنا. منتقيات الدخل تسخل من خرج محلل شفرة الصفوف. مجموعة المنتقيات الموجودة في الخرج يتم اختيار أحد خطوط كل منتقى للصف النشط من خرج محلل شفرة الصفوف. مجموعة المنتقيات الموجودة في الخرج يتم اختيار أحد خطوط كل منتقى بين المخطط الزمني لعملية القراءة والكتابة في الذاكرة .





## ۱۰-۱۰ ذاكرة الاتصال العشوائى الديناميكية Dynamic RAM, DRAM

خلية التخزين في الذاكرة الديناميكية هي المكثف وليست ماسك كما ذكرنا سابقا. لذلك فإن هذا النوع من الذاكرة يمتاز ببساطته ولذلك فإنه يمكن بهذه الطريقة الحصول على شرائح ذاكرة عالية الكثافة مع رخص ثمنها الكبير بالنسبة للذاكرة الاستاتيكية. من عيوب هذه الخلية أنها تفقد محتوياتها بعد فترة قصيرة من الزمن، لذلك لابد من إنعاش هذه الخلية كل ٢ إلى ٤ ميللي ثانية وإلا فإن محتوياتها ستفقد. نقصد بالإنعاش إعادة كتابة البت مرة أخرى، فإذا كانت الخلية تحتوى واحد يعاد كتابة واحد، وإذا كانت الخلية تحتوى صفر يعاد كتابة هذا الصفر مرة أخرى. شكل (١٠- ٩) يبين مكونات هذه الخلية حيث نرى أنها تتكون من ترانزستور CMOS متبوعا بمكثف. عند تنشيط خط الصف Row فإن الترانزستور يوصل ويصبح المصدر source والبلاعة drain متصلان. إذا كان خط العمود عليه واحد فإنه يشحن المكثف وبالتالي يكون قد تم تخزين واحد، أما إذا كان العمود عليه صفر فإن المكثف يفرغ شحنته وبالتالي يكون قد تم تخزين صفر في هذه الخلية. أى أن الترانزستور هنا بمثابة مفتاح يوصل خط العمود على المكثف أو يمنعه.

 $R/\overline{W}=0$  يبين الدائرة التفصيلية لعملية تسجيل واحد في هذه الخلية. في هذه الحالة نضع الخط وبالتالى فإن عازل الدخل يكون نشط فيسمح بمرور الواحد الموجود على الخط Din=1 إلى المكثف فيشحنه لأن الخط وبالتالى فإن عازل الدخل يكون نشط فيسمح بمرور الواحد الموجود على الخط Row=1 ويكون الترانزستور موصل. في هذه الأثناء يكون عازل الخرج مفتوح فيمنع خروج البت المدخله، كما أن عازل الإنعاش يكون مفتوحا أيضا نتيجة أن الخط Refresh=0 وبالتالى يمنع عملية الإنعاش التي سنراها بعد قليل. شكل الإنعاش يمين عملية تخزين صفر في المكثف. الجديد هنا هو أن الخط Din=0 وبالتالى فإن المكثف يوصل بالأرضى


على هذا الخط فيفقد شحنته ويصبح عليه صفرا.






شكل (۱۰- ۱۰) يبين عملية القراءة من الخلية حيث نرى أن الجديد هنا هو أن الخط  $R/\overline{W}=1$  وبالتالى يفصل عازل الدخل ويصبح عازل الخرج موصلا فيتم توصيل المكثف على خط الخرج Dout فنقرأ البيانات على خرج الشريحة. عازل الإنعاش في هذه الحالة يكون غير موصلا. شكل (۱۰- ۱۳) يبين عملية إنعاش الخلية حيث في هذه الحالة يبقى الخط R ويوضع الخط R


مرة أخرى فيعاد شحن نفس البيانات التي كانت موجودة فيه أصلا. في العادة تتم عملية الإنعاش للذاكرة في فترات انشغال الحاسب بعمليات أخرى.





Row

Row



۱-۱۰ ذاکرة القراءة فقط Read Only Memory, ROM

Column

Column

φVcc

شکل (۱۰ - ۱۶) خلیة

تخزين ROM فيها واحد


كما ذكرنا من قبل فإن هذا النوع من الذاكرة يمكن القراءة منه فقط. بعض أنواعه يمكن مسحه وإعادة الكتابة عليه باستخدام أجهزة خاصة. هذا النوع من الذاكرة لا تضيع محتوياته بانقطاع القدرة عنه، لذلك فإنه يتم تسجيل البيانات الضرورية عليها مثل جداول التحويل، وأوامر بدأ الأنظمة مثل الحواسب وغير ذلك الكثير. كلمة ROM تطلق عادة على شرائح الذاكرة التي لا يمكن إعادة برمجتها. بينما PROM تطلق على الشرائح القابلة لإعادة البرمجة، وعملية إعادة البرمجة تكون إما باستخدام أجهزة برمجة خاصة، أو تتم كهربيا حيث يمكن مسحها وإعادة برمجتها كهربيا مثل شرائح ال Programmable ROM, EEPROM.


خلايا التخزين في ذاكرة القراءة فقط ROM تكون عبارة عن ترانزستور توصل قاعدته بخط اختيار الصف Row في حالة تسجيل واحد في هذه الخلية بحيث عند قراءة الخلية وتنشيط الصف الخاص بهذه الخلية فإن الترانزستور يكون موصلا وبالتالي يظهر الجهد Vcc على خط العمود Column. في حالة تسجيل صفر في هذه الخلية فإن خط الصف لا يوصل بقاعدة الترانزستور كما في الحالة السابقة بحيث يكون الترانزستور مفتوح وبالتالي فإن الخط Column يقرأ صفر في هذه

شکل (۱۰ - ۱۰) خلیة تخزین ROM فیها صفر

الحالة. شكل (۱۰- ۱۶) يبين خلية وقد برمجت لتخزن واحد وشكل (۱۰- ۱۵) يبين خلية مماثلة وقد برمجت لتخزن صفر. كما نرى فإن هذه الخلايا لا يمكن إعادة برمجتها. شكل (۱۰- ۱۲) وشكل (۱۰- ۱۷) يبينان نفس الدائرتين

السابقتين ولكن باستخدام تكنولوجيا ال MOS بدلا من الترانزستور ثنائي القطبية كما في شكلي (١٠-١٤ و ١٠-).







شكل (١٠- ١٨) يبين طريقة تنظيم خلايا الذاكرة في شريحة تتكون من ١٦ بايت. نلاحظ وجود محلل شفرات ٤ إلى ١٦ الذي ينشط أحد خطوط الخرج (صف) تبعا للشفرة الموجودة على الدخل. عند تنشيط صف معين فإن الخلية التي بما واحد تخرج واحد على العمود المقابل لها والخلية التي بما صفر تخرج صفر على العمود المقابل لها أيضا. معنى ذلك أن تنشيط أي عمود سيخرج محتويات الثمانية خلايا الموجودة في هذا الصف على الأعمدة المناظرة وبالتالي على خرج الخلية. مفروض أن خطوط الخرج ستكون موصلة على بوابات ثلاثية المنطق حتى يمكن توصيلها على مسار البيانات لأي حاسب أو معالج.

هناك أنواع من شرائح ذاكرة القراءة فقط القابلة للبرمجة. أول هذه الأنواع هي الأنواع التي تبرمج مرة واحدة فقط بواسطة المستخدم. في هذه الحالة تكون كل الخلايا عبارة ترانزستور يصل بين الصف والعمود من خلال وصلة دقيقة يمكن حرقها لتمثل الصفر أو نتركها كما هي فتمثل الواحد. شكل (١٠- ١٩) يبين واحدة من هذه الوصلات. المادة التي تصنع منها هذه الوصلات إما أن تكون سلك معدني دقيق وعند مرور تيار بشدة معينة فيه فإنه ينصهر. أو أن هذه الوصلة تكون من مادة شبه موصلة مثلا موضوعة في صورة اثنين دايود موصلين عكسيا ويمثلان الصفر عند هذه النقطة. عند مرور تيار عكسي في أحد الوصلتين يحدث لها انهيار وتصبح موصلة وتبقى الوصلة الأخرى مستخدمة كدايود في الاتجاه الأمامي وبذلك تمثل هذه الوصلة واحد. تباع الشرائح القابلة للبرمجة في كثافات تخزينية عالية تصل إلى ٢٥٠ك بايت وأكثر. الأجهزة التي تقوم ببرمجة مثل هذه الشرائح تختار الخلية المطلوبة بتنشيط الصف والعمود المقابلين لها، ثم تقوم بدفع تيار عالى نسبيا في الوصلة الخاصة بحذه الخلية فتنحرق ويبقى مكانها صفر كما أشرنا. أي أن معظم خلايا ال PROM الغير مبرمجة تكون أصلا وحايد قبل حرقها ثم يتم اختيار البتات التي ستتحول إلى أصفار وتحرق.

الأنواع التي تكون وصلاتها عبارة عن مادة شبه موصلة يمكن تصميمها بحيث بعد حرقها يمكن إعادة خواصها الإلكترونية مرة ثانية عن طريق تعريضها لأشعة فوق بنفسجية مكثفة فترة من الوقت تصل إلى ٢٠ دقيقة تقريبا ترجع بعدها كل الوصلات إلى حالتها الأصلية حيث يمكن برمجتها مرة أخرى وهذه العملية تسمى عملية مسح الشريحة.





هذه الأنواع تتميز بوجود شباك زجاجي على قمتها يمكن للأشعة أن تدخل منه لداخل الشريحة في حالة مسحها. هذه الشرائح تسمى الشرائح القابلة للمسح والبرمجة PROM, EPROM مناك بعض الأنواع من شرائح الذاكرة القابلة للقراءة فقط والتي يمكن برمجتها ومسحها عن طريق نبضة كهربية تحرق الوصلة في حالة البرمجة، ونبضة كهربية أخرى تعيد الوصلة إلى حالتها الأصلية في حالة مسح الشريحة. هذه الشرائح تسمى الشرائح القابلة للمسح وللبرمجة كهربيا PROM, الشرائح Electrically Erasable PROM,

#### ٠١-٧ الشريحة ٢١١٤ ذاكرة استاتيكية ١كيلو ×٤ بت

1	A6		Vcc	18	
2	A5		A7	17	
3	A4		A8	16	
4	A3	Intel 2114	A9	15	
5	<b>A</b> 0		D1	14	
6	A1		D2	13	
7	A2		D3	12	
8	$\overline{CS}$		D4	11	
9	GND		WE	10	
سكل (۱۰ـ ۲۰) الرسم الطرفى للشريحة ۲۱۱٤					

تتكون هذه الشريحة من ١٠٢٤ نبل، كل نبل من ٤ بت كما ذكرنا من قبل، والشريحة تمثل ذاكرة استاتيكية. زمن الاتصال بالشريحة حوالى ٤٥٠ نانوثانية. الخطوط A0 حتى A0 تمثل خطوط العنونة، والخطوط D1 إلى A0 تمثل خطوط إدخال وإخراج البيانات. الخط  $\overline{WE}$  هو خط الكتابة في الشريحة حيث يجب أن يكون صفر عند الكتابة في الشريحة. الخط  $\overline{CS}$  يجب أن يكون صفرا حتى تكون الشريحة فعالة يمكن القراءة منها أو الكتابة فيها. شكل (-1-1) يبين الرسم الطرفي لهذه الشريحة.

#### ٠١-٨ الشريحة ٢١١٦ ذاكرة استاتيكية ٢ كيلو بايت

تتكون هذه الشريحة من A10 بايت ذاكرة استاتيكية. الشريحة لها A10 خط عناوين A10 إلى A10 وثمانية خطوط بيانات هي D0 إلى D7. لكى تعمل الشريحة لابد أن يكون الخط  $\overline{CS} = 0$  أى فعال. عند التسجيل في الذاكرة يتم تنشيط الخط  $\overline{WE}$  بوضعه يساوى صفر، وعند القراءة من الذاكرة ينشط الخط  $\overline{OE}$  بجعله يساوى صفر أيضا. شكل يبين الرسم الطرفي لهذه الشريحة. زمن الاتصال بهذه الشريحة  $\overline{OE}$  انانوثانية.

#### • ١-٩ الشريحة ٢٢٦٤ ذاكرة استاتيكية ٨ كيلو بايت

تحتوى هذ الشريحة على ٨ كيلوبايت من الذاكرة العشوائية الاستاتيكية. لذلك فهذه الشريحة لها ١٣ خط عناوين و ٨ خطوط بيانات. الشريحة لها خطين تنشيط وهما الخطين  $\overline{CS}$  عالى الفعالية والخط  $\overline{CS}$  منخفض الفعالية . هناك خط الكتابة في الشريحة وهو الخط  $\overline{WE}$  منخفض الفعالية وخط القراءة  $\overline{OE}$  منخفض الفعالية أيضا. الشريحة لها ٢٨ طرف منها الطرف ١ غير موصل  $\overline{NC}$ . زمن الاتصال بهذه الشريحة ١٢٠ نانوثانية. شكل (١٠- ٢٢) يبين الرسم الطرفي لهذه الشريحة.

			,
1	NC		Vcc 28
2	A12		$\overline{WE}$ 27
3	A7		CS2 26
4	A6		A8 25
5	A5		A9 24
6	A4		A11 23
7	A3		$\overline{OE}$ 22
8	A2	6264	A10 21
9	A1	6264	$\overline{CS}$ 20
10	A0		D7 19
11	D0		D6 18
12	D1		D5 17
13	D2		D4 16
14	GND		D3 15
٥		۱- ۲۲) الرسم لشريحة ۲۲۶	

1	A7		Vcc	24
2	A6		A8	23
3	A5		A9	22
4	A4	6116	WE	21
5	A3	6116	$\overline{OE}$	20
6	A2		A10	19
7	A1		$\overline{CS}$	18
8	A0		D7	17
9	D0		D6	16
10	D1		D5	15
11	D2		D4	14
12	GND		D3	13
ی	سم الطرف	١- ٢١) الر	کل (۰	تْ
	٦١	لشريحة ١٦		

## • ١ - ١ الشريحة ٢٥٢٦ ذاكرة استاتيكية ٣٢ كيلو بايت

تحتوى هذ الشريحة على ٣٢ كيلوبايت من الذاكرة العشوائية الاستاتيكية. لذلك فهذه الشريحة لها ١٥ خط عناوين و ٨ خطوط بيانات. الشريحة لها خط تنشيط واحد وهو الخط  $\overline{CS}$ . هناك خط الكتابة في الشريحة وهو الخط  $\overline{WE}$  منخفض الفعالية وخط القراءة  $\overline{OE}$ . الشريحة لها ٢٨ طرفا هي نفس أطراف الشريحة ٢٦٦٤ مع استخدام الطرف ١ كخط عناوين  $\overline{A14}$  والطرف ٢٦ كخط  $\overline{A13}$  بدلا من  $\overline{CS2}$  في الشريحة السابقة. زمن الاتصال بحذه الشريحة  $\overline{CS2}$  بين الرسم الطرفي لهذه الشريحة.

1	A7		Vcc 24	
2	A6		A8 23	
3	A5		A9 22	
4	A4	0716	Vpp 21	
5	A3	2716	$\overline{OE}$ 20	
6	A2		A10 19	
7	A1		$\overline{CS}$ 18	
8	A0		D7 17	
9	D0		D6 16	
10	D1		D5 15	
11	D2		D4 14	
12	GND		D3 13	
شكل (۱۰- ۲٤) الرسم الطرفى للشريحة ٢٧١٦				

1	A14		Vcc 28
2	A12		<u>WE</u> 27
3	A7		A13 26
4	A6		A8 25
5	A5		A9 24
6	A4		A11 23
7	A3		$\overline{OE}$ 22
8	A2	(225)	A10 21
9	A1	62256	$\overline{CS}$ 20
10	A0		D7 19
11	D0		D6 18
12	D1		D5 17
13	D2		D4 16
14	GND		D3 15
<u>و</u>		۱- ۲۳) الرس نريحة ۲۵٦٦	

#### ۱ ۱−۱۰ الشريحة ۲۷۱٦ ذاكرة EPROM كيلوبايت

تحتوى هذه الشريحة على ٢ كيلوبايت من ذاكرة القراءة فقط القابلة للمسح وإعادة البرمجة. لاحظ أن أطراف هذه الشريحة متوافقة تماما مع الشريحة A9 لذلك فهى تحتوى على ١١ خطا للعناوين A9 إلى A9 وثمانية خطوط بيانات هى الخطوط A9 حتى A9. هناك خط تنشيط للشريحة وهو الطرف ١٨، A9 وطرف القراءة وهو الطرف ٢٠ م $\overline{OE}$ . الخطوط A9 على هذا الطرف ٥ الطرف ٢٠ يوضع على هذا الطرف ٥ فولت.

قبل برمجة الشريحة تكون محتويات أى خلية غير مبرمجة تساوى واحد ولذلك عند قراءة أى شريحة غير مبرمجة تجد أن محتوياتها هي FF بالنظام الستعشرى. بعض هذه الشرائح يكون جهد البرمجة لها هو ١٢٠٥ فولت. شكل (١٠- ٢٤) يبين الرسم الطرق لهذه الشريحة. يمكن مسح محتويات الشريحة بتعريضها للأشعة فوق البنفسجية عالية الكثافة لمدة حوالي ١٥ دقيقة. بعد البرمجة ينصح بتغطية نافذة الشريحة بلاصق أسود لمنع الضوء من التسرب إليها.

ذاكرة	7777	الشريحة	17-1	•
ت	؛ كيلوبايا	EPR	OM	

شكل (۱۰- ۲۰) يبين الرسم الطرفى لهذه الشريحة. جميع خواص الشريحة 7 V17 مطبقة هنا أيضا لذلك ننصح بقراءة شرحها حتى لا نكررها هنا. لاحظ أن الشريحة 7 V77 لها نفس عدد الأطراف مثل الشريحة 7 V77 بالرغم من أن خطوط العنونة زادت خط وهو الخط 111. لاحظ التغلب على ذلك في استخدام الطرف 111 لأداء وظيفتين حيث يوضع عليه جهد البرمجة 1111 في حالة البرمجة، وهو نفسه أيضا 1111 حيث يوضع بصفر في حالة القراءة من الشريحة، ويوضع بواحد (٥ فولت) في أي حالة أخرى.

1	A7		Vcc	24
2	A6		A8	23
3	A5		A9	22
4	A4	2722	A11	21
5	A3	2732	<del>OE</del> /Vpp	20
6	A2		A10	19
7	A1		$\overline{CS}$	18
8	A0		D7	17
9	D0		D6	16
10	D1		D5	15
11	D2		D4	14
12	GND		D3	13
ف	سم الطرف			نٿ
	77'	ريحة ٣٢	للشر	

# ۱۰-۱۰ الشريحة ۲۷۲۶ ذاكرة EPROM ۸ كيلوبايت والشريحة ۲۷۲۰ ذاكرة ۲۳-۱۰ كيلوبايت

شكلى (١٠- ٢٦ و ١٠- ٢٧) يوضحان الرسم الطرفى للشريحتين. خطوط التحكم هنا لها نفس الوظيفة التى سبق شرحها مع الشريحة ٢٧٦٤ وهذا الخط الجديد هنا هو الخط  $\overline{PGM}$  فى الشريحة ٢٧٦٤ وهذا الخط يوضع بصفر (ينشط) فى حالة برمجة الشريحة ويوضع بواحد (٥ فولت) فى حالة القراءة من الشريحة.

1	Vpp		Vcc 28
2	A12		$\overline{PGM}$ 27
3	A7		NC 26
4	A6		A8 25
5	A5		A9 24
6	A4		A11 23
7	A3		$\overline{OE}$ 22
8	A2	2764	A10 21
9	A1	2764	$\overline{CS}$ 20
10	A0		D7 19
11	D0		D6 18
12	D1		D5 17
13	D2		D4 16
14	GND		D3 15
ی		- ۲٦) الرسم سيحة ۲٦٤	

1	Vpp		Vcc 28	
2	A12		A14 27	
3	A7		A13 26	
4	A6		A8 25	
5	A5		A9 24	
6	A4		A11 23	
7	A3		$\overline{OE}$ 22	
8	A2	62256	A10 21	
9	A1	62256	$\overline{CS}$ 20	
10	A0		D7 19	
11	D0		D6 18	
12	D1		D5 17	
13	D2		D4 16	
14	GND		D3 15	
ی	,	۱- ۲۷) الرسم شريحة ۲۲۵٦	•	

#### ۱٤-۱۰ تمارین

١- اشرح لماذا تعتبر كل من ذاكرة القراءة والكتابة RAM وذاكرة القراءة فقط ROM عشوائية الاتصال.

٢- اشرح فائدة مسار العناوين ومسار البيانات وخطوط التحكم في أى شريحة ذاكرة.

ما هي فائدة الخط CE أو CS في أي شريحة.

٤- ما هي سعة شريحة ذاكرة بالبت لها ١٥ خط عناوين و ٨ خطوط بيانات.

٥- أعد شكل (١٠- ٧) ولكن لتنظيم ٢٥٦ ×٨ بت ذاكرة بدلا من ٢٥٦×٤ بت.

٦- اشرح كيف تستخدم شريحتين ٢١١٤ للحصول على ذاكرة سعتها ١ كيلوبايت × ٨ بت.

٧- اشرح كيف تستخدم شريحتين ٦١١٦ للحصول على ذاكرة سعتها ٢ كيلوبايت × ١٦ بت.

٨- في دائرة إلكترونية توجد شريحة ٦١١٦ ، هل يمكن استبدالها بشريحة ٢٧١٦ تحمل نفس البرنامج، وهل ستحتاج لتعديل في الدائرة.

الفصل الحادى عشر

۱۱ دوائر انتوقیت

**Timing Circuits** 

R

شكل (۱۱-۱) دائرة

شحن مكثف

ΛVc

Vinitial

Vin

#### ١-١ مقدمة

إن التقدم السريع الذي حدث في مجال الالكترونيات وبالذات فى مجال الدوائر التكاملية جعل تصميم دوائر التوقيت مسألة سهلة وبسيطة. لقد أصبح من الممكن أن تشترى بقروش قليلة دائرة توقيت timer كاملة على شريحة تكاملية صغيرة وهذه الشريحة قادرة على اعطاء توقيتات تتراوح فى الصغر الى بعض المايكروثانية وتصل في الكبر الى عدد من السنين. في هذه الأيام قد كثرت التطبيقات التي تحتاج لمثل هذه الدوائر، ومن هذه التطبيقات ما يلى:

- الغسالات الأوتماتيكية
  - المجففات
  - أفران الميكروويف
    - السرائر المائية
      - الألعاب
  - مساحات السيارات
- أجراس الانزار المختلفة
  - أجهزة ري التربة
- أجهزة التصوير الفوتوغرافي
- وهذه التطبيقات هي قليل من كثير.

نحن هنا سندرس بالتفصيل بعض الشرائح التكاملية التي تستخدم في مثل هذه الأغراض. قبل أن ندخل في تفاصيل هذه الشرائح سنقدم بعض الخلفيات الضرورية المطلوب معرفتها قبل الدخول في شرح هذه الشرائح. بعض هذه

Vfinal Vc=e-t/T

ر ۱۱- ۲) معادلة شحن المكثف

المعلومات سبق شرحها في فصول سابقة وهذه سنمر عليها سريعا على سبيل التذكرة.

#### ١١-١ معادلة الجهد على مكثف في دائرة مكونة من مقاومة ومكثف

اذا كان لدينا دائرة مكونة من مقاومة R ومكثف C كما هو مبين فى شكل (1-1) وتغير جهد الدخل من قيمه الاتحاثية V Vfinal الى قيمه نمائيه هي Vfinal فإن معادله الجهد على المكثف فى هذه الحالة تعطي بالعلاقة التالية: V V = V Vinitial + V (V = V Vinitial + V (V = V (V = V ) (V = V (V ) V (V = V ) V (V (V ) V (V )


حيث au هي الثابت الزمني للدائرة ويعطى بالعلاقة التالية :


$$\tau = RC \qquad (\tau - 11)$$

Vc=Vinitial وهي القيمة الابتدائية, وبوضع t=0 فإن جهد المكثف يكون Vc=Vinitial وهي القيمة الابتدائية, وبوضع  $t=\infty$  فإن جهد المكثف يكون Vc=Vfinal وهي القيمة النهائية وهذا منطقي لأن التيار في النهاية يكون صفرا بعد استقرار الجهد على المكثف. شكل (1-1) يبين شكل معادلة تغير جهد الشحن للمكثف مع الزمن حيث نلاحظ

أن هذا التغير هو تغير أسي. وعلى ذلك فإنه لايجاد معادلة جهد الشحن على مكثف عند أي لحظة أثناء الشحن، فان كل ما علينا هو معرفة القيمة الابتدائية والقيمة النهائية لجهد الدخل والتعويض في المعادلة (١١-١).

#### ۳-۱۱ المقارن Comparator





دائرة المقارن التي نقصدها هنا هي المقارن الانسيابي أو التماثلي الذي يقارن إشارتين كل منهما من النوع التناسي أو التماثلي. أبسط هذه المقارنات التي سنستخدمها هنا هي مكبر العمليات كما في شكل (١١- ٣أ و ب). مكبر العمليات المفتوح، أي الذي لا يوجد به أي تغذية عكسية، يمثل مقارن. عندما يكون

الجهد الموصل على الدخل الموجب V2 أكبر من الجهد الموصل على الدخل السالب V1 فإن خرج المكبر يكون هو جهد الانحياز الموجب Vcc كما في شكل (١١- ٣ب). أما إذا كان V1>V2 فإن جهد الخرج يساوى جهد الانحياز السالب Vcc كما في نفس الشكل. يمكن تصميم هذه المقارنات بحيث تتوافق مع الدوائر المنطقية بحيث إذا كان V2>V1 فإن الخرج يكون ٥ فولت (الواحد المنطقي)، وإذا كان V1>V2 فإن الخرج يساوى صفر ، وهذا هو المكبر المستخدم في دوائر التوقيت عادة. أحد مكبرات العمليات الرخيصة التي يمكن استخدامها كمقارن هي الشريحة ١١٨٦٤٦

.uA311 ,

	لتغيير		الدخل
	الخرج	ب	المطلو
من	إلى		
Qn	Qn+1	R	S
0	0	d	0
0	1	0	1
1	0	1	0
1	1	0	d
بيقة	جدول الحف	1-11	جدول
	RS 4	للقلاب	


#### ۱۱- ٤ القلاب Flip Flop

القلاب الذي يهمنا هنا هو من النوع R-S وكما نعلم فإن مثل هذا القلاب له جدول حقيقة truth table كما هو موضح في شكل (١١-٤). من هذا الشكل نلاحظ أنه لتغير خرج القلاب من صفر الى واحد فإن S لابد ان تكون واحد و R لابد وأن تكون صفرا، ولكي نغير الخرج من واحد الى صفر فإن S لابد أن تكون صفر و R لابد وأن

تكون واحد. راجع هذا النوع من القلابات في الفصل السابع. إذا كان الخرج Q=0 ونريده أن يبقى كذلك فانه يمكن

عمل ذلك بطريقتين، إما أن نجعل S=0 و S=0 وهذا معناه لا تغيير في الحالة أو نجعل S=0 و S=0 كل من do not care الحالتين يمكن كتابتهما كما في الجدول S=0 السطر الأول في صورة S=0 و S=0 حيث S=0 معناها S=0 أو (غير مهم أن تكون صفر أو واحد) كذلك اذا كان S=0 و وزيده أن يبقى كذلك، فيمكن الحصول على ذلك بجعل S=0 و S=0 و في الحالتين يمكن كتابتهما كما في السطر الأخير في الجدول S=0 و S=0 على الصورة S=0 و S=0 .

يمكن الحصول على دائرة توقيت بسيطة ورخيصة باستخدام مقاومتين ومكثف كما في شكل (١١- ٥). هذه الدائرة مع بساطتها إلا أنها ستعكس لنا أساسيات الحصول على دائرة توقيت ذات امكانيات عالية. في هذه الدائرة عندما يكون




المفتاح مفتوح فإن المكثف يشحن لجهد يجعل الطرف السالب للمقارن أعلى من الطرف الطوف الطرف الطوجب المقارن خرج المقارن صفر والمبين LED الخرج

يكون مطفأ. عند قفل المفتاح فإن المكثف يفرغ شحنته فورا، وعند ترك المفتاح ينفتح مرة ثانية ويبدأ المكثف فى الشحن. لاحظ أنه عند نزول جهد المكثف للصفر يصبح جهد الطرف الموجب للمقارن أعلى من جهد الطرف السالب ويصبح الحرج ه فولت ويضىء لمبة البيان. تظل لمبة البيان مضيئة طوال مدة شحن المكثف إلى أن يصل الجهد عليه لقيمة تجعل جهد الطرف السالب أعلى من الموجب حيث عندها يرجع خرج المقارن للصفر مرة أخرى وتطفىء لمبة البيان وتستقر الدائرة على هذا الوضع. مدة عدم الاستقرار بالطبع تتوقف على قيمة المكثف وقيمة المقاومة  $R=47K\Omega$  وقيمة الجهد المثبت على الطرف الموجب للمقارن. يمكنك بناء هذه الدائرة وتجربتها عند قيم مختلفة للمقاومات والمكثف وقياس زمن الاستقرار عند دراسة شرائح زمن الاستقرار عند دراسة شرائح.

طريقة التشغيل السابقة تسمى الطريقة أحادية الاستقرار حيث أن الخرج كما رأينا يكون مستقرا عند الصفر وعند الإثارة يرتفع إلى الواحد لفترة زمنية معينة يمكن التحكم فيها ثم يعود مرة أخرى للصفر وهو الوضع المستقر ويظل كذلك إلى أن تتم إثارته مرة أخرى. هناك الطريقة عديمة الاستقرار التي لا يستقر فيها الخرج على وضع معين حيث يكون الخرج مرتفع لفترة زمنية يمكن التحكم فيها أيضا، ثم يرتفع مرة أخرى، ثم ينخفض، وهكذا يظل الخرج متأرجحا بين الارتفاع والانخفاض دون أن يستقر على وضع معين. أى أن الخرج يكون عبارة عن موجة مربعة. شكل (1 - 7) يبين دائرة مقارن بسيطة تعمل بالطريقة عديمة الاستقرار. لكى نفهم طريقة عمل هذه الدائرة سنبدأها بافتراض أن الخرج عند النقطة S مرتفع ويساوى جهد القدرة S. جهد النقطة S سيكون نصف هذه الكمية نتيجة المقاومتين الموصلتين بين الخرج والأرضى. في هذه الأثناء يشحن المكثف ويرتفع الجهد عليه محاولا الوصول القيمة S. عندما يصل جهد المكثف وبالتالى جهد النقطة S أعلى قليلا من جهد النقطة S فإن خرج المكبر يتغير

من Vcc إلى Vcc- ويصبح جهد النقطة P سالبا ويبدأ المكثف في التفريغ. يظل المكثف يفرغ وتقل الشحنة عليه ويقل جهد النقطة N إلى أن يصل إلى جهد النقطة P أو أقل قليلا حيث عندها ينقلب خرج المقارن ويعود إلى الموجب مرة ثانية وهكذا يظل الخرج يتأرجح بين الموجب والسالب والمكثف بين الشحن والتفريغ في حالة من عدم الاستقرار إلى مالانهاية. شكل (١١- ٦) يوضح أيضا المخطط الزمني لهذه الدائرة عند كل نقاط الدائرة فحاول متابعته. معادلة أزمنة الشحن والتفريغ سندرسها بالتفصيل مع شرائح التوقيت.



# 11-0 التركيب الداخلي وطريقة التشغيل للشريحة NE555

الشريحة NE555 تعتبر أحد شرائح دوائر التوقيت الشائعة الاستخدام نتيجة رخص ثمنها وملائمتها للكثير من التطبيقات وأيضا بساطة التعامل معها. هذه الشريحة قادرة على العمل بطريقتين، الطريقة الأولى هي طريقة التشغيل أحادية الثبات


TR Q NE555 DIS CV THR شكل (١١- ٧) الرسم الطرفي للشريحة NE555

Monostable والطريقة الثانية هي الطريقة عديمة الثبات Astable، ونحن هنا سنعرض الطريقتين بالتفصيل. شكل (١١- ٧) يبين الرسم الطرفي لهذه الشريحة. الطرف Q هو خرج الشريحة، والطرف TR هو طرف الإطلاق Trigger، والطرف CV هو طرف جهد التحكم Control Voltage، والطرف DIS هو طرف التفريغ Discharge، والطرف THR هو طرف جهد التشبع Threshold، والطرف R هو طرف إعادة الوضع Reset، وكل هذه الأطراف سنعرف

استخداماتها ووظائفها في الأجزاء القادمة. طرف القدرة هو الطرف ٨ والأرضى على الطرف ١.

# ١١-٦ طريقة التشغيل أحادية الاستقرار **Monostable Operation**

في الطريقة أحادية الاستقرار يكون الخرج Q مستقرا تماما على القيمة صفر. عند إعطاء نبضة إطلاق Trigger على الطرف ٢ يرتفع الخرج إلى القيمة Vcc لفترة زمنية معينة يتحدد مقدارها بقيمة كل من المقاومة R والمكثف C اللذان يوصلان من خارج الشريحة كما سنرى. شكل (١١- ٨) يوضح التركيب الداخلي للشريحة NE555 مع توصيل المقاومة R والمكثف C من خارج الشريحة لتشغيلها بالطريقة أحادية الثبات. كل التوصيلات الغامقة تعتبر توصيلات من خارج الشريحة. الأرقام من ١ إلى ٨ هي أرقام أطراف الشريحة حيث أن الشريحة لها ٨ أطراف فقط كما رأينا في شكل (١١-٧). هناك إصدار لهذه الشريحة يتكون من ١٤ طرف.




يوجد بداخل الشريحة ثلاث مقاومات متساوية تماما في المقدار وقيمة كل منها R ومتصلة بجهد المصدر Vcc من ناحية وبالأرضى من الناحية الأخرى، وعلى ذلك فإن كل واحدة من هذه المقاومات ستحمل ثلث هذا الجهد. معنى ذلك أن المقارن ۱ كما في شكل (۸ –۱ ) يتصل دخله السالب بجهد مقداره ثلثا  $(\frac{2}{2})$  جهد المصدر Vcc، والمقارن ۲ يتصل دخله الموجب بجهد مقداره ثلث  $(\frac{1}{2})$  جهد المصدر Vcc. أيضا فإن دخل المقارن ١ الموجب يتصل بجهد المكثف ، أما دخل المقارن ٢ السالب فيتصل بدخل الشريحة وهو الطرف ٢ الذي سنعطى من عليه نبضة الإطلاق trigger. كما نرى في شكل (١١ - ٨) فإن الطرف ٢ يتصل دائما بجهد المصدر Vcc من خلال المقاومة R2 (هذه المقاومة ليس لها دخل بتحديد قيمة زمن التأخير) وعلى ذلك فإن جهده سيكون دائما Vcc إلا عند ضغط المفتاح S لإعطاء نبضة

الإطلاق حيث عندها سيكون جهد هذا الطرف يساوى صفر. أى أنه لكى نبدأ فترة عدم استقرار جديدة ينتقل فيها الخرج من صفر إلى واحد لمدة معينة علينا إعطاء نبضة إطلاق ينتقل فيها الطرف ٢ من الواحد إلى صفر ثم إلى واحد مرة أخرى. واحد نعنى بما جهد المصدر Vcc والصفر هو الأرضى، وهذه الشريحة من الممكن أن يصل جهد المصدر لها إلى ١٨ فولت، وأقل جهد لها هو ٥ فولت.

خرج المقارن 1 يتصل بالدخل R للقلاب، وخرج المقارن Y يتصل بالدخل S لهذا القلاب. لاحظ أن خرج أي واحد من المقارنين إما ان يكون واحد اذا كان جهد دخله الموجب أكبر من جهد دخله السالب أو أن يكون صفرا اذا كان جهد دخله السالب اكبر من جهد دخله الموجب. وعلى ذلك فإن الاشارات الداخلة لكل من R و S ستكون إما واحد أو صفر على حسب خرج هذه المقارنات. خرج القلاب Q يتصل بقاعدة الترانزستور S ومن علي باعث S واحد أو صفر على حسب خرج هذه المقارنات. خرج القلاب S فيتصل بقاعدة كل من الترانزستور S ومن علي باعث S في نفس الوقت. يجب أن نتذكر دائما في هذا المجال أن الترانزستورات S و S كلها تعمل كمفاتيح، أي أنها إما أن تكون موصلة تماما كما لو كان الباعث متصلا تماما بالمجمع collector وذلك يتأتي عندما يكون جهد القاعدة موجب، وإما أن تكون هذه الترانزستورات مفتوحة تماما وفي هذه الحالة يكون الباعث غير متصل علي الاطلاق بالمجمع open circuit و مقارا.


لكى نشرح كيفية عمل هذه الشريحة سنبدأ بافتراض أنة ليست هناك أية إشارة على دخل الشريحة (الطرف ٢) لذلك فان هذا الطرف سيكون متصلا بجهد موجب مقداره Vcc، لذلك فان دخل المقارن ٢ السالب سيكون أكبر من دخله الموجب، وبالتالي سيكون خرج هذا المقارن يساوى صفر أى أن الطرف S للقلاب سيكون صفر هو الآخر. وعلى ذلك فإن ستكون صفراً، و $\overline{Q}$  ستكون واحد. نتيجة ذلك Q فإن T3 سيكون مفتوح أما T2 و T1 فسيكونان موصلان، وعلى ذلك فإن خرج الشريحة سيكون صفر وسيكون المكثف C متصلا بالأرضى نتيجة أن T1 موصلا، وستستقر الشريحة على ذلك. في هذه الأثناء سيكون دخل المقارن ١ الموجب يساوى صفر (لأنه موصلا بالمكثف) أي أقل من دخله السالب وعلى ذلك فإن خرج هذا المقارن سيكون صفراً أيضاً، Q وعلى ذلك فإن خرج القلاب R=0سيظل صفراً طالما أنه ليست هناك أية إثارة على الطرف ٢.



تعال نفترض الآن حدوث إثارة علي الطرف ٢ للشريحة عن طريق الضغط على المفتاح S ثم تركه، أي أن جهد هذا الطرف تغير من واحد إلى الصفر ثم رجع إلى الواحد مرة أخرى كما هو موضح في شكل (-1). نتيجة هذه الأثارة سيكون أن دخل المقارن ٢ السالب أقل من دخله الموجب، وعلي ذلك فإن خرج هذا المقارن سيرتفع من صفر إلي واحد. أي أن S ستصبح واحد وهذا سيقلب حالة القلاب S من صفر إلي واحد، أي أن S وبالتاليS وبالتاليS نتيجة ذلك فإن كل من S سيكون مفتوح ولن يري المكثف S جهد الأرض لذلك فإنه سيبدأ في الشحن من خلال المقاومة S بثابت زمني مقداره S عاولاً الوصول إلي الجهد S ويصبح واحد.

كما ذكرنا فإنه بمجرد أن يصبح الترانزستور T1 غير موصل فإن المكثف C سيبدأ في الشحن محاولا الوصول إلى القيمة Vcc. Vcc أيضا أن جهد المكثف أثناء عملية الشحن يكون موصلا على الدخل الموجب للمقارن C وعلى ذلك فإن جهد هذا الطرف سيتبع تماما نفس التغير الحادث على المكثف. مع زيادة الجهد على طرف المكثف يزداد بالتالى الجهد على الطرف الموجب للمقارن C إلى أن يصل جهد المكثف إلى ثلثين C أو أعلى قليلا حيث عندها يصبح

الطرف الموجب لهذا المقارن أعلى من طرفه السالب، فيتغير خرجه إلى الواحد بدلا من S=0 الصفر، وبالتالي تصبح R=1. لاحظ أن في هذه الأثناء، وبالتالي سيحدث إعادة وضع للقلاب ويصبح الخرج Q=0 و Q=1 وبالتالي يصبح الترانزستور T3 مفصولا مرة أخرى ويعود خرج الشريحة إلى الصفر. وأما T2 و T1 فيصبح كل منهما موصلا مرة أخرى أيضا، وبالتالي سيوصل المكثف C على الأرضى ليفرغ شحنته وينتهى من دورة عدم الاستقرار التي حدثت له نتيجة الإثارة التي حدثت على الطرف ٢ للشريحة. كما رأينا فإن هذه الفترة هي عبارة عن فترة شحن المكثف من صفر محاولا الوصول إلى الجهد Vcc ولكن عندما يصل جهده إلى  $\frac{2}{3}Vcc$  سيتوقف ويفرغ شحنته. بالطبع فإن هذا الزمن سيتوقف على قيمة كل من C و R ويمكن حساب هذا الزمن من المعادلات التالية:



 $Vc = Vcc(1 - e^{-t/RC}) \qquad (\Upsilon - VV)$ 

 $\frac{2}{3}Vcc$  عندما يكون t=T حيث t=T هي نماية زمن الشحن كما في شكل t=T ، فإن جهد المكثف t=T عندما يكون t=T عندما يكون t=T . بالتعويض بذلك في المعادلة t=T غصل على ما يلى:

$$\frac{2}{3}Vcc = Vcc(1 - e^{-T/RC}) \qquad (\xi - \gamma)$$

ومنها يمكن حساب الزمن T كما يلي :

$$T=RCln(3)$$
 (o-11)

وهذه يمكن كتابتها كما يلي:

T=1.1RC (7-1)

فى المعادلات السابقة عندما تكون R بالأوم و C بالفاراد فإن T تكون بالثانية. شكل (10-9) يبين مرة أخرى طريقة توصيل الشريحة لتعمل بالطريقة أحادية الاستقرار، كما يبين المخطط الزمنى على الأطراف المختلفة. القيم العملية للمقاومة R ما بين 100 أوم وواحد ميجاأوم، وأما قيم المكثف C فتتراوح بين 100 بيكوفاراد إلى 100 ميكروفاراد وعلى ذلك فإن زمن التأخير الذي يمكن الحصول عليه من مثل هذه الدائرة يتراوج ما بين 100 نانوثانية و 100 ثانية أى ما يساوى حوالى ساعتين ونصف تقريبا.

# Astable Operation طريقة التشغيل عديمة الاستقرار ٧-١١


ق هذه الطريقة يتم توصيل الطرف ٢ بالطرف ٦ للشريحة وبالتالى يصبح الدخل السالب للمقارن ٢ يرى جهد المكتف هو الآخر. هناك أيضا مقاومة جديدة Rb بين الطرفين ٦ و ٧ للشريحة وهذه سيقوم المكتف بالتفريغ من خلالها. شكل هو الآخر. هناك أيوضح ذلك. معنى عديم الاستقرار أن الخرج يصعد للقيمة واحد لفترة زمنية معينة سنرى أنما تتحدد بقيمة المقاومة Rb و على هو المكتف C والمكتف C والمكتف C والمكتف C والمكتف C والمكتف C والمكتف القيمة وحيدة كما سبق. سنبدأ مع جهد المكتف عند أى لحظة ولتكن أثناء شحنه. في هذه الأثناء يشحن مربعة وليس نبضة وحيدة كما سبق. سنبدأ مع جهد المكتف عند أى لحظة ولتكن أثناء شحنه. في هذه الأثناء يشحن المكتف من خلال المقاومتين Rb و Rb ويظل الجهد عليه في الارتفاع محاولا الوصول إلى Vcc، ولكن عندما يصل جهده إلى القيمة  $\frac{2}{3}Vcc$  أو أعلى قليلا يصبح خرج المقارن رقم ١ يساوى واحد وبذلك يحدث إعادة وضع للقلاب ويصبح خرجه وبالتالى عبدأ المكتف في التفريغ من خلال المقاومة Rb نتيجة اتصال الطرف ٧ بالأرضى نتيجة توصيل موصلا وبالتالى يبدأ المكتف في التفريغ من خلال المقاومة Rb نتيجة اتصال الطرف ٧ بالأرضى نتيجة توصيل الترانستور T1. يستمر المكتف في التفريغ ويستمر الجهد عليه في النقصان إلى أن يصل جهده إلى القيمة Vcc وعندها ينقلب الحال ويصبح Vcc وبالتالى خرج الشريحة ينقلب هو الآخر إلى واحد مرة أخرى ويبدأ المكتف في الشحن مرة أخرى من خلال المقاومتين Rb ولما سبق ويستمر في ذلك إلى أن يصل جهده إلى عمل المكتف في الشحن مرة أخرى من خلال المقاومتين Rb ولما كما سبق ويستمر في ذلك إلى أن يصل جهده إلى حيث عندها ينقلب أخرى من خلال المقاومتين Rb ولما كما سبق ويستمر في ذلك إلى أن يصل جهده إلى حيث عندها ينقلب أخرى من خلال المقاومتين Rb ولما كما سبق ويستمر في ذلك إلى أن يصل جهده إلى حيث عندها ينقلب أخرى من خلال المقاومتين T1 ورمن التفريغ C1.

في أثناء الزمن T1 يشحن المكثف مبتدءا من القيمة الابتدائية  $\frac{1}{2} Vcc$  محاولا الوصول إلى القيمة النهائية Vcc ولكن عندما يصل إلى  $\frac{2}{3}Vcc$  يبدأ في التفريغ. على ذلك يمكن كتابة معادلة شحن المكثف كما يلي:

$$Vc = \frac{1}{3}Vcc + (Vcc - \frac{1}{3}Vcc)(1 - e^{-t/(Ra + Rb)C})$$
 (Y-11)

عندما t=T1 يكون  $Vc=rac{2}{2}Vcc$  وبالتعويض عن ذلك في المعادلة السابقة مع بعض الاختصارات نحصل على الزمن T1 كما يلى:

T1=(Ra+Rb)Clin2 T1=0.693(Ra+Rb)C $(\lambda - 11)$ 



في أثناء الزمن T2 يفرغ المكثف شحنته من  $\frac{2}{2}Vcc$  ابتداء من القيمة Rb خلال المقاومة محاولا الوصول إلى القيمة النهائية صفر، وعلى ذلك فإن معادلة التفريغ للمكثف يمكن كتابتها

$$Vc = \frac{2}{3}Vcce^{-t/RbC}$$
 (۹-۱۱) عندما  $t=T2$  یکون  $t=T2$  ومنها یمکن

حساب T2 كما يلى:

T2=RbClin2 T2=0.693RbC

كما رأينا فإن الخرج يكون عبارة عن موجة مربعة زمن الدورة لها يمكن حسابه من المعادلتين (١١- ٨) و (١١- ١٠) كما يلى:

T=T1+T2=0.693(Ra+2Rb)C(11-11)

كما يمكن وضع معادلة لتردد الموجة الناتجة كما يلي:

$$F = \frac{1}{T} = \frac{1.44}{(Ra + 2Rb)C}$$
 (\Y-\\)


وعلى ذلك فإنه باستخدام مقاومتين ومكثف يمكن التحكم في تردد الموجة الناتجة، كما يمكن التحكم في نسبة زمن الواحد لزمن الصفر لهذه الموجة. كما نرى من طريقتي تشغيل الشريحة NE555 فإنها يمكن استخدامها في العديد من التطبيقات، وأن التطبيقات التي ذكرناها في مقدمة هذه الفصل ما هي إلا قليل من كثير يمكن عمله بهذه الشريحة. في التشغيل غير المستقر للشريحة 555 تتم عملية الشحن من خلال المقاومتين Ra+Rb، بينما تتم عملية التفريغ من خلال المقاومة Rb فقط ولذلك فإنه من الصعب جدا الحصول على زمن تفريغ يساوى زمن الشحن وهذا من عيوب

الاستخدام الغير مستقر لهذه الشريحة. البعض يقول نضع Ra=0 وهذا لا يمكن لأنه معنى ذلك أن توصل طرف التفريغ

بجهد القدرة مباشرة فلن يتمكن المكثف من التفريغ. شكل (11-11) يبين دائرة مقترحة يمكن الحصول منها على موجة مربعة متساوية الزمنين (زمن التفريغ وزمن الشحن). هنا تم وضع دايود على المقاومة Rb بحيث يكون هذا الدايود موصلا في حالة الشحن فقط فيلغى المقاومة Rb وتكون معادلة زمن الشحن هي T1=0.693RaC. بينما في حالة التفريغ يكون الدايود غير موصل ويتم التفريغ من خلال Rb فقط وتكون معادلة التفريغ هي T2=0.693RbC. وعلى ذلك لو وضعنا T2=0.693RbC فإننا سنحصل على زمن شحن مساوى بدرجة كبيرة جدا لزمن التفريغ.

هذا النوع من دوائر التوقيت والتي تمثلها الشريحة NE555 تسمى بمؤقتات النبضة الواحدة R والمكثف C تعطى زمن المؤقتات الغير قابلة للبرمجة unprogrammable. بمعنى أن الشريحة لنفس قيمة المقاومة R والمكثف C تعطى زمن تأخير واحد فقط. ذلك على العكس من المؤقتات الأخرى التي يمكن برمجتها لتعطى أكثر من زمن تأخير لنفس قيمة هذه المكونات الخارجية كما سنرى. المؤقتات أحادية النبضة تعانى من بعض العيوب وأهمها هي الحدود التي يمكن أن تضعها قيم كل من المقاومة والمكثف الخارجيين على قيمة زمن التأخير الناتج. فكما رأينا أنه لكى نحصل على زمن تأخير صغير لابد أن نصغر قيم كل من المقاومة والمكثف لأقصى درجة، وبالطبع سيكون هناك حد لذلك حيث أن المقاومة الداخلية للدخل والمكثفات الطفيلية ستضع حدا لذلك. كما أنه للحصول على أزمنة تأخير كبيرة فإنه لابد من تكبير قيم كل من المقاومة والمكثف، وبالطبع فإنه مع تكبير هذه القيم ستلعب دقة هذه المكونات دورا كبيرا في خطأ حساب الزمن الناتج. لذلك كان التفكير في نوع آخر من المؤقتات وهي المؤقتات التي تحتوى عدادات أيضا Timer/Counter أحيانا يطلق عليها المؤقتات القابلة للبرمجة.

# ۱ ۱ – ۱ المؤقتات ذات العدادات ۸–۱۱



تستخدم هذه المؤقتات في الحصول على أزمنة تأخير كبيرة جدا تصل إلى أيام وباستخدام تتابعات منها من الممكن الحصول على أزمنة تأخير تصل إلى سنين. تتكون هذه الشرائح عادة من مذبذب، وهذا المذبذب يكون غالبا دائرة توقيت تعمل في الطريقة عديمة الاستقرار حيث يكون خرجه موجة مربعة يتم التحكم فيها باستخدام مقاومة ومكثف خارجيين كما فيها باستخدام مقاومة ومكثف خارجيين كما هذه الشريحة NE555. هناك أيضا بداخل عدد معين من النبضات الخارجة من المذبذب، بعدها يعطى نبضة على خرجه تمثل زمن بعدها يعطى نبضة على خرجه تمثل زمن التأخير في هذه الحالة يكون عدد معين من الناخير في هذه الحالة يكون عدد معين من الناخير في هذه الحالة يكون عدد معين من التأخير في هذه الحالة يكون عدد معين من

النبضات التي يمكن التحكم في زمن النبضة الواحدة منها كما يمكن التحكم في عددها. بذلك يمكن الحصول على أزمنة

الطرف ١ للشريحة

شكل (١١- ١٣) أخذ الإشارة

من مخارج الشريحة XR2240

XR2240

خرج العداد

تأخير كبيرة باستخدام قيم صغيرة للمكثف والمقاومة. أشهر شريحة ممثلة لهذا النوع من دوائر التوقيت هي الشريحة XR2240 التي سنلقى الضوء عليها في هذا الجزء.

# ٩-١١ الشريحة XR2240 المؤقت بعداد عداد

OVcc

4.7K

الإشارة


الخارجة

كما هو موضح فى شكل (١١- ١٢) فهذه الشريحة تتكون من ثلاث أجزاء رئيسية هي كالتالى:

۱- مذبذب وهو عبارة عن دائرة شريحة 555 تعمل في الطريقة عديمة الاستقرار ويتم التحكم في تردد هذه الذبذبات عن طريق مقاومة يتم توصيلها من الطرف ۱۳ إلى المصدر Vcc على الطرف ۱۳، ومكثف يتم توصيله بين الطرف ۱۳ والأرضى على الطرف ۹. خرج هذا المذبذب يكون عبارة عن موجة مربعة متماثلة. خرج هذا المذبذب يمكن قراءته مباشرة على الطرف ۱۶ كما أنه يعتبر دخلا للعداد الثنائي كما هو موضح في الشكل (۱۱- ۱۲). الطرف ۱۲ هو الطرف السالب في المقارن ۱ في الشريحة 555.

هذا الطرف يمكن توصيل جهد متغير عليه لنحصل على موجة مربعة معدلة التردد frequency modulated الطرف ١٤ على خرج الشريحة.

الجزء الثاني في الشريحة هو عداد ثنائي من
 مراحل وله ٨ مخارج كما في شكل
 (١١ – ١١). هذا العداد يعد النبضات الداخلة له والقادمة من خرج المذبذب.
 كما نعلم من خصائص أي عداد ثنائي
 فإن الخرج الأول للعداد يقسم التردد




الداخل على ٢ (f0) في شكل (١١- ١١)) والخرج الثاني يقسم على ٤ وهكذا حتى الخرج الثامن الذي يقسم الدخل على ٢ و6/128.

٣- الجزء الثالث هو قلاب التحكم في الشريحة حيث من خلال هذا القلاب يمكن إعادة وضع عداد الشريحة أي تصفيره Reset عن طريق إعطاء نبضة على الطرف ١٠. كما يمكن بدأ فترة توقيت جديدة عن طريق إعطاء نبضة على الطرف ١٠. كما يمكن عن طريق هذين الطرفين التحكم في تشغيل الشريحة، إما بالطريقة أحادية الاستقرار، أو الطريقة عديمة الاستقرار كما سنري.

الإشارة الأول خرج العداد الأول خرج العداد الثانى الخارجة الخارجة العداد الثانى الخارجة شكل (١١- ١٥) أخذ الإشارة من أكثر من مخرج من مخارج الشريحة XR2240


جميع مخارج العداد الثمانية موصلة على أطراف الشريحة من خلال ترانزستور مفتوح المجمع open collector. معنى ذلك أنه لكى نأخذ خرج من أى طرف من هذه الأطراف لابد من توصيل هذا الطرف من خلال مقاومة ٤٠٠٧ كيلوأوم تقريبا على الجهد Vcc. شكل (١١- تقريبا على الجهد fo، والطرف ١، وكيفية أخذ الإشارة من عليه.



كما نرى من هذا الشكل فإنه عندما يكون خرج العداد واحد فإن الطرف ١ سيكون صفر، بينما عندما يكون خرج العداد صفر فإن الطرف سيكون واحد. وعلى ذلك فإنه مع تكرار النبضات الخارجه من العداد فإننا سنحصل على نفس هذه النبضات ولكن معكوسة كما في شكل (١١- ١٤). عند توصيل مقاومة ومكثف على الطرف ١٣ للحصول على موجة معينة وإعطاء نبضة بدأ على الطرف ١١ فإننا سنحصل على موجات مربعة ذات قواسم مختلفة من على كل طرف على حده كما في نفس الشكل (١١- ١٤) مع ملاحظة أن كل موجة على أى طرف تكون ذات تردد نصف تردد الموجة على الطرف السابق له. معنى ذلك أنه يمكن الحصول على ٨ قيم مختلفة لأزمنة التأخير من على الثمانية مخارج كل على حده.

يمكن الحصول على قيم أخرى لأزمنة التأخير عن طريق توصيل أكثر من خرج من مخارج الشريحة مع بعضها وتوصيلها على الجهد Vcc من خلال مقاومة واحدة كما في شكل (١١- ١٥). هذه التوصيلة تسمى بوابة أور الموصلة Wired

OR gate هذه البوابة سيكون خرجها الكلى صفر طالما أن أى واحد من المخارج الموصلة يساوى صفر، وستكون واحد فقط عندما تكون كل هذه المخارج تساوى وحايد. شكل (11-1) يبين المخطط الزمنى على المخارج الثلاثة الأولى f0/2 و f0/2 و f0/2 حيث نلاحظ أن الخرج الكلى أصبح صفرا لمدة V نبضات من نبضات المذبذب. V في مجموع قواسم هذه المخارج الثلاثة يساوى V و V و V و الخرج الكلى الناتج كان صفر لمدة V نبضات وواحد لمدة نبضة واحدة ثم يبدأ في التكرار كما في شكل V و V بالمثل لو وصلنا الأطراف V و V و V و V و الطرف V والطرف موجة تكون صفر لمدة V نبضة وواحد لمدة نبضة واحدة وهكذا. عند توصيل أطراف غير متتالية مثل الطرف V والطرف V مثلا فإننا سنحصل في خرجهما على غوزج مختلف للموجة الناتجة كما في شكل V V ، من ذلك نرى أنه يمكن الحصول على V من غرزجا مختلفا لموجة الخرج عن طريق التوصيلات المختلفة بين أطراف الخرج.





كما رأينا فإن كل هذه التوصيلات من النوع عديم الاستقرار الذى نحصل منه على موجة بنموزج خرج متكرر طوال الوقت إلى مالانهاية. يمكن التشغيل في الطريقة أحادية الاستقرار عن طريق أخذ أى خرج من المخارج وتوصيله على الطرف ١٠ للحصول على إعادة الوضع ( Reset ) أو التصفير. عند أى حافة صاعدة على هذا الطرف يتم تصفير جميع مخارج العداد ليبدأ عملية العد من جديد. شكل (١١- ١٨) يبين توصيل هذه الشريحة لتعمل في الطريقة أحادية الاستقرار التي تعطى نبضة مقدارها واحد لمدة نبضة واحدة بعد ٢٥٥ نبضة من بدء نبضة الإطلاق على الطرف ١١ وذلك عند قفل المفتاح S .

# 1 - - ١ الشريحة 556 XR

هذه الشريحة تحتوى على مؤقتين كل منهما متطابق تماما من حيث طريقة التشغيل مع المؤقت الموجود في الشريحة 555. شكل (۱۱- ۱۹) يبين محتويات الشريحة 556 حيث نلاحظ وجود المؤقتين والأطراف الخاصة بكل منهم حيث نرى أن كل مؤقت لا يعتمد على المؤقت الآخر، بمعنى أن كل منهم له الأطراف الخاصة به فقط وليس هناك أى أطراف عامة للمؤقتين سوى طرف القدرة Vcc الذى يتراوح من ٥ إلى ١٨ فولت، وطرف الأرضى. كل من المؤقتين يمكن تشغيلة


في الطريقة أحادية الاستقرار والطريقة عديمة الاستقرار عن طريق توصيل مقاومة ومكثف في الحالة أحادية الاستقرار، ومقاومتين ومكثف في الحالة عديمة الاستقرار. كل مؤقت يمكنه أن يدفع أو يبتلع تيار مقداره ١٥٠ ميللي أمبير.






# XR 558/559 الشريحتان 11-11

تحتوى هذه الشريحة على أربعة مؤقتات لا يعتمد أي واحد فيها على الآخر سوى في طرف إعادة الوضع Reset فهو







مشترك للأربعة مؤقتات كما في شكل (۲۰ – ۱۱) الذي يبين التركيب الداخلي لهذه الشريحة. يمكن تشغيل أي واحد من هذه المؤقتات في الطريقة أحادية الاستقرار عن طريق مقاومة ومكثف توصل من الخارج كما في الشريحة 555 تماما. لا يمكن تشغيل أي واحد من هذه المؤقتات في الطريقة عديمة الاستقرار وحده نتيجة غياب طرف التشبع Discharge كما في الشريحة 555 والشريحة 556. للتشغيل بالطريقة عديمة الاستقرار يمكن استخدام مؤقتين حيث يستخدم خرج الأول كنبضة إثارة Trigger للثاني، وخرج الثاني كنبضة إثارة للأول كما في شكل (١١-٢٢). خرج كل المؤقتات الموجودة في الشريحة 558 مأخوذ من خلال ropen مفتوح open ترانزستور collector. لذلك عند التعامل مع هذه المؤقتات لابد من توصيل الخرج بجهد القدرة Vcc من خلال مقاومة حوالي ٤,٧ كيلوأوم. في هذه الحالة سيكون الخرج مستقرا على الصفر إلا عند الإثارة فإن الخرج يتغير إلى Vcc للفترة الزمنية المحددة التي تحدد بالمقاومة

والمكثف. في هذه الحالة يمكن للشريحة أن تبتلع حتى ١٠٠ ميللي أمبير. الشريحة 559 هي نفسها تماما الشريحة والمكثف. في هذه الحالة مأخوذ من خلال باعث مفتوح open emitter وليس مجمع مفتوح كما في حالة الشريحة 558. لذلك فإنه عند التعامل مع مؤقتات الشريحة 559 فلابد من توصيل الخرج على الأرضى من خلال مقاومة ٤,٧ كيلوأوم. الشريحة يمكنها أيضا أن تبتلع حتى ١٠٠ ميللي أمبير. في هذه الحالة أيضا سيكون الخرج صفر إلا عند إثارة الشريحة فإن الخرج يرتفع إلى ٧cc. جهد القدرة للشريحتان يتراوح من ٥ إلى ١٨ فولت. شكل (١١- ٢١) يبين دائرة عامة لتوصيل إما الشريحة 558 أو الشريحة 559 لتعمل في الطريقة أحادية الاستقرار. أطراف الإثارة Trigger في كل


من الشريحتين حساس للحافة النازلة للإشارة على هذه الأطراف. لذلك يمكن توصيل أكثر من مؤقت تتابعيا مباشرة ودون أي دوائر ربط للحصول على أزمنة تأخير كبيرة كما في شكل (١١- ٢٣) الذي يبين الأربع مؤقتات وقد تم توصيلها كلها على التتابع وبأزمنة تأخير مختلفة لكل منها حيث سيكون زمن التأخير الكلي هو مجموع هذه الأزمنة . عند وجود حافة نازلة على طرف إعادة الوضع Reset وهو الطرف ١٣ فإن خرج جميع المؤقتات يرجع إلى الصفر. الطرف ٤ وهو طرف جهد التحكم Control voltage يعتبر طرف عام للأربعة مؤقتات كلها حيث يمكن من خلاله الحصول على تعديل لنبضات الخرج Pulse width modulation حيث يتغير زمن النبضة تبعا لتغير جهد هذا الطرف. في الوضع العادي يوصل هذا الطرف على الأرضى من خلال مكثف كما في شكل (١١- ٢١).





# 1 1-1 الشريحة 2N1034

هذه الشريحة عبارة عن مؤقت بعداد بنفس فكرة الشريحة XR2240 ولكنها غير قابلة للبرمجة كما سنري. شكل (١١-٢٤) يبين التركيب الداخلي لهذه الشريحة. إنها تتكون من مذبذب يمكن التحكم في تردده عن طريق مقاومة خارجية بين الطرف ١٤ والطرف ١٣ ومكثف بين الطرف ١٣ والأرضى. تحتوى الشريحة أيضا على عداد ثنائي مكون من ١٢ مرحلة، أي أنه يعد من صفر حتى ٤٠٩٥، أي ٤٠٩٦ نبضة وهي القيمة ١٢٢. عند إعطاء نبضة البدأ Trigger على الطرف ١ يبدأ العداد في عد النبضات المولدة عن طريق المذبذب والموصلة داخليا كدخل له. عندما يصل العداد إلى أقصى قيمة له، أي بعد ٤٠٩٦ نبضة فإن الشريحة يرتفع جهد خرجها Q على الطرف ٣ إلى القيمة Vcc وينخفض جهد الخرج Q على الطرف ٢ إلى الأرضى. أي أن الطرفان ٢ و ٣ عبارة عن خرجان للشريحة كل منهما عكس الآخر. كل من الخرجين يمكنه أن يدفع أو يبتلع تيار حتى ٢٥ ميللي أمبير.




زمن التأخير الناتج يعطى بالمعادلة التالية:

#### T=K4095RC

حيث R مقاومة توصل بين الطرف ١٤ والطرف ١٣، و C مكثف يوصل بين الطرف ١٣ والأرضى. أما K فهو ثابت يستخدم للتحكم في دقة زمن التأخير . هذا الثابت تحدد قيمته تبعا لمقاومة (توضع في العادة متغيرة) خارجيا بين الطرفين ١٢ والأرضى كما في شكل (١١- ٢٥). يمكن استخدام مقاومة داخلية من داخل الشريحة لهذا الغرض عن طريق التوصيل المباشر بين الطرفين ١١ و ١٢ بسلكة ، short circuit، في هذه الحالة يكون الثابت K يساوي 0.668. في المعادلة السابقة يتم التعويض عن R بالأوم وعن C بالفاراد فيكون الزمن الناتج بالثانية. جدول ١١-١ يبين زمن التأخير الناتج مع استعمال قيم مختلفة لمقاومة ومكثف التوقيت، وعند استعمال مقاومة خارجية Rcal مرة تساوى ١٠٠ كيلوأوم

ومرة تساوى ٣٠٠ كيلوأوم. لاحظ كيف أن زمن التأخير الناتج يتغير من ١ ثانية (ويمكن النزول لقيم أقل) إلى ٢,٧ أسبوع ( ويمكن الارتفاع إلى قيم أعلى من ذلك). جهد القدرة كما رأينا لهذه الشريحة هو ٥ فولت. يمكن تشغيل هذه الشريحة في الطريقة عديمة الاستقرار عن طريق توصيل الخرج من الطرف ٣ إلى الطرف ١ من خلال مقاومة ١٠ كيلوأوم كما في شكل (١١- ٢٦). المكثف الموجود على الطرف ١ للتنعيم فقط.



C	R	Rcal=	Rcal=
		100ΚΩ	300ΚΩ
0.01uF	39K	1sec	2.9sec
0.1uF	220K	1min	2.7min
1uF	100K	5min	12.5min
1uF	1.2M	1Hr	2.5Hrs
10uF	3.3M	1day	2.7days
100uF	2.2M	1week	2.7weeks

جدول ٢-١١ زمن التأخير الناتج من الشريحة 2N1034 عند قيم مختلفة لمقاومة ومكثف التوقيت ومقاومة ضبط الثابت K

# ۱۱ – ۱۳ تمارین

١- في الدائرة الموضحة في شكل (١١- ٥):

- ما هو تأثير تغيير قيمة المقاومة ٤٧ كيلوأوم.
- ما هو تأثير تغيير قيمة المقاومة المتغيرة (أو فرق الجهد V).
  - ما هو تأثير تغيير قيمة المكثف C.
- ما هي قيمة R و C للحصول على زمن تأخير مقداره دقيقة واحدة.

- ٢- إرسم رسم صندوقي يوضح تركيب الشريحة 555 واشرح كيفية تشغيلها في الطريقة أحادية الاستقرار.
  - ٣- كرر السؤال الثاني مع شرح الطريقة عديمة الاستقرار.
    - ٤- إشرح طريقة استنتاج المعادلة (١١- ١٢).
- ٥- احسب قيم كل من R و C للحصول على أزمنة التأخير التالية باستخدام الشريحة 555فى الطريقة أحادية
   الاستقرار: ١٠ ثوان، ٥ دقائق، نصف ساعة ، ١٢ ساعة.
- R احسب قيم كل من R و R للحصول على الموجات المربعة ذات الترددات التالية باستخدام الشريحة 555 في الطريقة عديمة الاستقرار : 0.0 هرتز، 0.0 هرت
- ٧- مطلوب عمل دائرة توقيت لفرن ميكرويف يتم ضبطه الساعة ٨ صباحا (بدأ التشغيل) ليفتح في تمام الساعة
   ٢ (بعد ٦ ساعات) لمدة ١٠ دقائق ثم يطفىء. ارسم الدائرة اللازمة واحسب قيم جميع المقاومات والمكثفات المستخدمة.
  - ٨- أعد السؤال ٥ مستخدما الشريحة ٢٢٤٠.
  - ٩- أعد السؤال ٦ مستخدما الشريحة ٢٢٤٠.
  - ١٠- أعد السؤال ٧ مستخدما الشريحة ٢٢٤٠.
- 11- صمم دائرة توقيت توقد مصباح في الشقة أبتداء من الساعة ٨ مساء حتى الساعة ٦ صباحا ثم تطفىء المصباح من ٦ صباحا حتى ٨ مساء وهكذا إلى مالانهاية وذلك لإيهام أى حرامي أن هناك أشخاص داخل الشقة.
- ١٢ صمم دائرة توقيت يظل خرجها صفر لمدة ٣ سنوات، وبعدها يقلب إلى الواحد لمدة ساعة ويعود للصفر.
   (أحادى الاستقرار).
  - ١٣- ارسم شكل الإشارة الناتجة من الشريحة ٢٢٤٠ في حالة أخذ الخرج من المخارج التالية:
    - ٧ ، ٣ ، ١
    - ٨,٥,١ =
    - 7, 7, 7, 1
    - جميع المخارج الثمانية.

الفصل الثانى عشر

1 7

البوابات تلاثية المنطق

Tristate Logic Gates


# ١ - ١ مقدمة

هناك بعض المواضيع البسيطة وكثيرة الاستخدام في أى دائرة أو مشروع إلكتروني لم نتمكن من وضعها في أى واحد من الفصول السابقة ورأينا أن نضعها في هذا الفصل. من هذه المواضيع بوابات المنطق الثلاثي tristate logic التي يكثر استخدامها بالذات مع دوائر التقابل مع المعالجات أو الحاسبات.

# ٢-١٢ ما هو المنطق الثلاثي، ولماذا ؟


فى مواضع كثيرة تكون مضطرا لتغذية دائرة معينة من أكثر من دائرة، وبالتتابع. مثلاً فى شكل (١٦- ١) نريد إدخال خرج البوابة ١ على البوابة ٥، ثم نفصل خرج البوابة ١ ونوصل خرج البوابة ٢، ثم نفصل خرج ٢، ونوصل خرج البوابة ٣، ثم نفصل خرج عبارة عن رمز لدائرة أو نظام منطقى متكامل.

بالنظرة الأولى لشكل (١٦- ١) يظن البعض أنه ليس هناك أى مشكلة على الإطلاق، ولكن فى الحقيقة هناك مشكلة كبيرة جدا قد تسبب لحرق أحد مكونات الدائرة أو مصدر القدرة. هذه المشكلة جاءت من استخدام بوابات أو دوائر المنطق الثنائي التي يكون خرجها إما واحد أو صفر. وليس هناك أى خيار ثالث سوى ذلك (الواحد أو الصفر). افترض أن أحد هذه



البوابات ولتكن البوابة ١ كان خرجها يساوى صفر، وبوابة أخرى ولتكن البوابة ٢ كان خرجها واحد. نحن نعلم أن البوابات ولتكن البوابة ٥ كان خرجها واحد. نحن نعلم أن الواحد يناظر ٥ فولت، والصفر هو الأرضى، ومعنى توصيل ٥ فولت على الأرضى هو قصر في الدائرة Short circuit

ينتج عنها ضياع أى عنصر من عناصر الدائرة، فما هو الحل؟ البعض يقترح أن نضع مفتاح على مخارج البوابات ١ و ٢ و ٣ بحيث نقفل المفتاح المتصل بالبوابة المراد توصيلها ونفتح كل المفاتيح الأخرى، وبذلك نعزل كل المداخل ما عدا مدخل واحد فقط



وهو المدخل المراد توصيله على البوابة ٥. هذا الحل يعتبر حل مثالى وسيجنبنا مخاطر القصر الذى من الممكن أن يحدث، ولكن لا أحد يتصور أن يمسك مجموعة من المفاتيح يقوم بفتحها وغلقها بسرعة كبيرة تصل إلى سرعة الحاسب الذى من الممكن أن يتعامل مع هذه البوابات، وبالتالى فهذا حل غير عملى.


الحل المثالى لهذا الموقف هو استخدام المنطق الثلاثي. شكل (١٦-٢) يبين أحد بوابات المنطق الثلاثي ورمزها. الجديد هنا هو وجود خط تحكم بحيث عندما ينشط هذا الخط (يساوى واحد) يقفل مفتاح إلكتروني فيصبح خرج البوابة موصلا على دخلها وتسلك البوابة مسلك أى بوابة ثنائية المنطق، بحيث يكون الخرج مطابقا للدخل. أما عندما يكون خط التحكم غير نشط (صفر) يكون المفتاح مفتوح ويصبح الخرج معزولا تماما عن الدخل أو يكون مقاومة عالية عالية المها أما صفر أو واحد على حسب الدخل، أو يكون مقاومة عالية. محتويات البوابة من الداخل بسيطة ولكن لا داعى للدخول في عناصيلها هنا. كل ما يهمنا هنا هو الحالة الثالثة (المقاومة العالية) التي يكون خرج الدائرة فيها مفتوحا تماما.


توجد البوابات المنطقية في السوق في أكثر من صورة. شكل (17-7) يبين الصور المختلفة لهذه البوابات. في شكل (17-7) عندما يكون خط التحكم واحد يكون الخرج مساويا للدخل. في شكل (17-7ب) عندما يكون خط التحكم واحد يكون الخرج عكس الدخل. في شكل (17-7) عندما يكون خط التحكم صفر يكون الخرج مساويا للدخل. في شكل (17-7) عندما يكون خط التحكم صفر يكون الخرج عكس الدخل. طبعا في كل هذه الأحوال عندما يكون خط التحكم غير نشط فإن الخرج يكون مقاومة عالية أي مفتوح.

توجد في السوق شرائح متعددة تحتوى كل أنواع هذه البوابات كما سنرى.

# ۲ ۱ - ۳ الشريحة ۲ ۱ ۲ ۷ أربع بوابات ثلاثية المنطق


كما نرى فى شكل (١٢- ٤) فإن هذه الشريحة تحتوى ٤ بوابات ثلاثية المنطق. كل خطوط التحكم لهذه البوابات منخفضة الفعالية، أى أنه بوضع أى خط تحكم بصفر فإن خرج هذه البوابة يساوى دخلها. وبوضع خط التحكم بواحد يكون خرج البوابة مقاومة عالية.






# ١٢-٤ الشريحة ٢٦١ ٧٤ أربع بوابات ثلاثية المنطق

كما نرى في شكل (١٢- ٥) فإن هذه الشريحة تحتوى ٤ بوابات ثلاثية المنطق أيضا. كل خطوط التحكم لهذه البوابات عالية الفعالية، أي أنه بوضع أي خط تحكم بواحد فإن خرج هذه البوابة يساوي دخلها. وبوضع خط التحكم بصفر يكون خرج البوابة مقاومة عالية.






# ١٢-٥ الشريحة ٧٤٢٤٠ ثمانية بوابات ثلاثية المنطق

تحتوى هذه الشريحة على ٨ بوابات ثلاثية المنطق كما في شكل (١٢- ٦). كل البوابات من النوع العاكس، أي أنه عند تنشيط خط التحكم فإن الخرج لكل بوابة يكون عكس دخلها. نلاحظ كما في الشكل أن كل ٤ بوابات لها خط التحكم الخاص بها، وخطوط التحكم منخفضة الفعالية كما نرى حيث أنها كلها من خلال عاكس كما هو واضح من خروج إشارة التحكم من الطرف ١ والطرف ١٩ على عاكس، ثم تصل إلى كل البوابات.

# ١-١٢ الشريحة ٧٤٢٤١ ثمانية بوابات ثلاثية المنطق

تحتوى هذه الشريحة على ٨ بوابات ثلاثية المنطق كما فى شكل (٢٠-٧). كل البوابات ليست من النوع العاكس وهذا هو الفرق بينها وبين الشريحة ٧٤٢٤، أى أنه عند تنشيط خط التحكم فإن الخرج لكل بوابة يكون مثل دخلها. نلاحظ كما فى الشكل أن كل ٤ بوابات لها خط التحكم الخاص بها، وخط التحكم للمجموعة الأولى منخفض الفعالية وللمجموعة الثانية عالى الفعالية كما هو واضح من خروج إشارة التحكم من الطرف ١ والطرف ١ والطرف ١ . ١٩




# ۱۲-۷ الشريحتان ۷٤۲٤۲ و ۷٤۲٤۳ أربع بوابات ثلاثية المنطق ثنائية الاتجاه

الشريحتان 2111 و 2111 متماثلتان في العمل تماما. عند تنشيط طرف التحكم (الطرف 1) للمجموعة الأولى بجعله يساوى صفر، تنتقل الإشارات من الأطراف A إلى الأطراف B، حيث في الشريحة 2111 تكون الإشارة B عكس الإشارة A، بينما في الشريحة 2111 تكون الإشارة B تساوى الإشارة A. عند تنشيط الشريحة 2111 وإن الإشارة B تساوى الإشارة بجعله يساوى طرف التحكم (الطرف 2111) للمجموعة الثانية بجعله يساوى واحد، تنتقل الإشارات من الأطراف B إلى الأطراف A، حيث


# ١٢-٨ الشريحة ٤٤٢٤٤ ثمانية بوابات ثلاثية المنطق


تحتوى هذه الشريحة على ٨ بوابات ثلاثية المنطق كما فى شكل (١٠- ١٠). كل البوابات ليست من النوع العاكس، أى أنه عند تنشيط خط التحكم فإن الخرج لكل بوابة يساوى دخلها. نلاحظ كما فى الشكل أن كل ٤ بوابات لها خط التحكم الخاص بها، وخطوط التحكم منخفضة الفعالية كما نرى حيث أنها كلها من خلال عاكس كما هو واضح من خروج إشارة التحكم من الطرف ١ والطرف ١ على عاكس، ثم تصل إلى كل البوابات.



# ١ - ٩ الشريحة ٧٤٢٤٥ ثمانية بوابات ثلاثية المنطق ثنائية الاتجاه

تحتوى هذه الشريحة كما هو موضح في شكل (١٢- ١١) على ثمانية بوابات ثنائية الاتجاه. الشريحة لها خط تنشيط وهو الطرف ١٩ ( $\overline{CE}$ ) الذي حينما يكون غير نشط (١) فإن الشريحة لا تعمل على الإطلاق ويكون كلا الاتجاهين في الشريحة عبارة عن مقاومة عالية. عند تنشيط الطرف ١٩ ووضع واحد على الطرف ١ فإن الإشارة تمر في الاتجاه من A إلى B. وعند تنشيط الطرف ١٩ ووضع الطرف ١ يساوى صفر، فإن الإشارة تنتقل من B إلى A. كما نلاحظ فإن الطرف ١٩ يعتبر طرف تنشيط للشريحة ككل، بينما الطرف ١ يعتبر خط تحكم في الاتجاه Send/Receive أي إرسال أو استقبال. هذه الشريحة مناسبة للتعامل مع مسار البيانات في المعالجات.





# القاموس Dictionary

# A

#### **Access time**

زمن الاتصال، بشريحة ذاكرة. وهو الزمن من لحظة وضع إشارة عنوان معين إلى لحظة استلام الخرج على خطوط البيانات من هذه الشريحة.

#### Adder

مجمع، يجمع رقمان. منه المجمع الرقمى الذي يجمع رقمين ثنائيين، والمجمع الانسيابي أو التماثلي الذي يجمع إشارتين انسيابيتين مثل مكبر العمليات.

#### **Address**

عنوان. إشارة أو رقم ثنائى يحدد عنوان بايت معينة فى نظام ذاكرة معين. عدد بتات هذا العنوان يحدد كمية الذاكرة التى يمكن التعامل معها فى هذا النظاه

# **Amplitude**

مقدار، وتطلق على مقدار الإشارة. وهو أحد السمات المهمة التي تعرف بها أي إشارة.

#### **Analog**

انسیابی، أو تماثلی، أو مستمر، أو غیر متقطع مثل تغیر درجة الحرارة علی مدار الیوم التی یمکنها أن تأخذ مالانهایة من القیم بین قیمتیها الصغری والعظمی.

# **AND** gate

بوابة الآند AND، أو بوابة "و"، أو بوابة الضرب المنطقى. خرجها يساوى واحد فى حالة واحدة فقط وهى عندما تكون كل دخولها تساوى وحايد.

## Astable

عديم الاستقرار، أو عديم الثبات، خرج يتردد باستمرار بين الواحد والصفر ولا يستقر على أى حالة منهما.

## **Asynchronous**

غير توافقى، لا يتغير بالتوافق مع نبضات تزامن معينة. يمكن تصنيف الدوائر الرقمية إلى توافقية وهى التى التوافق مع نبضات تزامن، وغير توافقية وهى التى لا تحتاج لنبضات تزامن تتوافق معها.

# B

## **Bidirectional**

ثنائى الاتجاه. مثلا مسجل إزاحة ثنائى الاتجاه يمكن إزاحة بياناته من اليمين لليسار أو العكس. أو مسار البيانات فى المعالجات الذى يكون ثنائى الاتجاه حيث تكون الإشارة عليه خارجة من المعالج أو داخلة إليه.

#### **Binary**

ثنائی، Binary signal إشارة ذات مستویین، مستوی عالی (واحد) ومستوی منخفض (صفر).

وهناك نظام العد الثنائى الذى له رقمان، صفر وواحد.

# **Binary Coded Decimal, BCD**

عشرى مكود ثنائيا، وضع الأرقام العشرية من صفر حتى تسعة فى صورة أكواد ثنائية من أربع خانات.

# **Bipolar**

القاموس

ثنائى القطبية. Bipolar transistor ترانزستور مصنع بتكنولوجيا القطبية الثنائية والتى تعنى التعامل مع حوامل شحنات سالبة وموجبة فى نفس الترانزستور.

#### **Bistable**

ثنائى الاستقرار، دائرة لها حالتين من حالات الاستقرار.

#### Bit

الخانة في نظام العد الثنائي التي تكون واحد أو صفر.

# Boolean algebra

الجبر البوليني، نسبة إلى عالم انجليزي، وهو عبارة عن مجموعة قوانين جبرية خاصة بالتعامل مع المتغيرات المنطقية.

#### Borrow

استلاف من خانة تالية إلى الخانة الحالية في أثناء عمليات الطرح في كل نظم العد.

#### **Bounce**

إهتزاز. عند غلق أو فتح مفتاح ميكانيكى فإنه يحدث اهتزازات ميكانيكية غير مرغوب فيها، وهذه الاهتزازات تحدث ضوضاء كهربية في صورة نبضات تؤثر على أداء الدوائر المنطقية.

## Buffer

عازل أو فاصل. دائرة تستخدم لفصل الحمل عن الدائرة المغذية له، وبذلك لا يؤثر الحمل العالى على أداء الدائرة المغذية. وقد يكون عازل رقمى أو تماثلي.

#### Bus

مسار، مجموعة من خطوط الاتصال بين عناصر نظام إلكتروني معين. مثلا مسار العناوين يحمل إشارة العناوين بين شريحة المعالج وشريحة ذاكرة. ومسار البيانات الذي يحمل إشارة البيانات بين المعالج والذاكرة.

#### **Byte**

ثمانی بتات.

# C

# **Capacitor**

مكثف الشحنات، capacitance هى السعة الكهربية.

#### Carry

الحمل من خانة إلى خانة تالية في أثناء عمليات الجمع.

## Clear

تصفير، طرف غير توافقي يجعل الخرج صفر بدون توافق مع نبضات الساعة.

#### Clock

نبضات التزامن، أو الإطلاق. نبضات لها شكل معين يتزامن معها عمل نوع مهم من الدوائر المنطقية وهي الدوائر التتابعية أو الدوائر التوافقية. Code

مجموعة من البتات تمثل شفرة لمعلومة معينة. Combinational logic circuit

دائرة منطقية توافقية، دائرة مكونة من مجموعة من البوابات المنطقية الموصلة مع بعضها بحيث لا تحتوى على أى عنصر من عناصر الذاكرة مثل القلابات وما يعلوها. خرج هذه الدوائر يكون دالة في الدخل فقط عند نفس اللحظة، ولا يعتمد على الخرج عند لحظات سابقة ولا تحتاج لنبضات تزامن لكي يتوافق الخرج معها.

## **Commutative law**

فى بعض العمليات الحسابية والمنطقية لا يهم الطريقة التى ترتب بها المتغيرات . x+y=y+x .

#### Comparator

مقارن، دائرة لمقارنة رقمين وتقرر إذا كانا مساويين أم أن أحدهما أكبر من الأخر، ويوجد المقارن الرقمي، والمقارن الانسيابي.

# **Complement**

المتمم، المتمم الأحادى ones complement هو معكوس أى رقم ثنائى. المتمم الثنائى twos معكوس الرقم الثنائى مضافا وصعكوس الرقم الثنائى مضافا إليه واحد المتمم لأى رقم فى أى نظام عد هو حاصل طرح هذا الرقم من قاعدة هذا النظام.

#### **Counter**

عداد، يعد النبضات الداخلة له وهو العداد الرقمي.

# D

# Data

بيانات.

#### D flip flop

قلاب له دخل واحد اسمه D حيث يصبح الخرج هو الدخل D بعد إعطاء نبضة التزامن.

#### Decade

دائرة تتميز بعشرة حالات. Decade counter عداد عشرى له عشرة حالات.

#### **Decimal**

عشرى. نظام العد العشرى الذى له عشرة أرقام من صفر حتى تسعة.

#### Decoder

محلل شفرة. دائرة رقمية تدخل لها شفرة رقمية فيحولها إلى صورة أخرى في الخرج. إذا كان عدد بتات شفرة الدخل هو n فإن محلل الشفرة في هذه الحالة يكون له عدد  $2^n$  من المخارج يتم تنشيط أحدها على حسب شفرة الدخل.

#### **Decrement**

ينقص بمقدار واحد.

# **Demultiplexer**

موزع، دائرة رقمية دخلها عبارة عن إشارة واحدة يتم توزيعها على مخارج الدائرة في تتابع زمني معين على حسب شفرة على خطوط خاصة لاختيار أحد هذه المخارج.

## Digital

رقمى. الإشارة الرقمية هي إشارة مقطعة لها قيم محددة عند أز منة محددة.

# **Digit**

رقم، يمثل خانة معينة في أحد أنظمة العد.

## **Driver**

دافع تيار. يستخدم لدفع تيار عالى في الدوائر التي تحتاج لذلك.

## **Dynamic RAM, DRAM**

ذاكرة اتصال عشوائى ديناميكية. تتميز بسرعة الاتصال ورخص الثمن ولكنها تحتاج لإعادة تسجيل محتوياتها كل ٤ ميللى ثانية وإلا فإنها تفقد هذه المحتويات ووحدة بناؤها هو المكثف.

# E

#### Edge triggered flip flop

قلاب يغير من حالة خرجة عند حافة نبضة التزامن سواء كانت الحافة الصاعدة (صفر إلى واحد) أو الحافة النازلة (واحد إلى صفر).

#### **EEPROM**

ذاكرة قراءة فقط يمكن برمجتها ومسحها كهربيا. EPROM

ذاكرة قراءة فقط يمكن برمجتها بطرق خاصة ومسحها بالتعريض لأشعة فوق بنفسجية عالية الكثافة.

#### Enable

تنشيط. طرف يستخدم لتنشيط خرج الدائرة المنطقية ثلاثية المنطق بحيث عندما يكون هذا الطرف غير فعال يكون خرج الدائرة عبارة عن مقاومة عالبة.

#### **Encoder**

#### Hexadecimal

ستعشرى نظام العد الذي قاعدته ١٦ ويحتوى ستة عشر رقما تبدأ بالصفر وتنتهى بالرقم F.

#### **Hold time**

زمن المسك، وهو الفترة الزمنية التي يجب أن يظل الدخل فيها مستقرا بعد تطبيق الحافة المؤثرة لنبضة التزامن حتى يتغير الخرج بصورة مستقرة ومحددة.

# I

## **Increment**

الزيادة بمقدار واحد

**Integrated Circuit, IC** 

دائرة تكاملية. وهي نظام إلكتروني متكامل على شريحة واحدة لأداء وظيفة معينة.

#### **Inverter**

عاكس، بوابة عكس، خرجها عكس دخلها.

# J

# JK flip flop

قلاب تم التغلب فيه على الحالة التي يكون فيها الخرج غير محدد. في هذه الحالة فإن الخرج يعكس حالته.

## **Johnson counter**

عداد جونسون، نوع من العدادات الدوارة يتميز بأن له عدد من الحالات ضعف العداد الدوار العادي

# K

## Karnaugh map

طريقة تخطيطية منظمة لتبسيط المعادلات المنطقية إلى أبسط صورة ممكنة.

# L

# **Large Scale Integration, LSI**

التكامل عالى المستوى، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة الكونات من ١٠٠٠ حتى ١٠٠٠٠ ترانزستور على الشريحة التكاملية الواحدة.

## Latch

ماسك، دائرة منطقية ذات خرجين كل منهما عكس الآخر، أنظر flip flop أو القلاب.

#### Least significant bit, LSB

البت (الخانة) ذات القيمة الصغرى في أى رقم وهي البت الموجودة في أقصى يمين الرقم.

# Logic

منطقى. المستوى المنطقى فى الإلكترونيات الرقمية هو تمثيل التعبير الغير حقيقى بصفر والتعبير الحقيقى بواحد.

مولد الشفرة، دائرة تحول البيانات الداخلة إلى صورة مكودة أو مشفرة. المشفر الرقمى الذى له عدد من خطوط الخرج، بحيث أنه عند تنشيط أحد خطوط الدخل فإنه يتم إعطاء شفرة لهذا الخط على كل خطوط الخرج.

# **Exclusive NOR**

عملية منطقية على متغيرين تعطى صفرا فى حالة عدم تساوى المتغيرين.

#### **Exclusive OR**

عملية منطقية على متغيرين تعطى واحد فى حالة عدم تساوى المتغيرين.

# F

# **Frequency**

التردد. عدد مرات التكرار في الثانية. عدد النبضات في الثانية. وحداتها هي الهرتز.

#### Feedback

التغذية المرتدة، وهي جزء من خرج أي دائرة يرجع أو يرتد إلى دخلها.

# Flip flop

قلاب أو نطاط. دائرة منطقية ذات خرجين منطقيين كل منهما عكس الأخر. هناك أكثر من نوع منها على حسب الدخل، فهناك النوع JK والنوع T وغيرها. هناك طرف تزامن للقلاب لا يتغير الخرج إلا عند إعطاء نبضة على هذا الطرف.

# Full Adder, FA

مجمع كامل، دائرة تجمع ٣ بت وتعطى مجموع وحمل للمرحلة التالية.

# G

## Gate

بوابة، دائرة لها مجموعة من المداخل وخرج واحد. يتم إجراء عملية منطقية تمثل هذه البوابة على المداخل ووضع نتيجة العملية على الخرج. هناك أنواع عديدة من البوابات.

#### Glitch

نتوء يظهر في المخطط الزمني وهو غير مرغوب فيه ومن الممكن أن يسبب مشاكل في تشغيل بعض الدوائر. انظر العدادات الرقمية مثلا.

# H

#### Half adder

نصف مجمع، يجمع ٢ بت فقط ويعطى مجموع وحمل للمرحلة التالية.

#### Look ahead

ينظر للأمام، look ahead carry adder المجمع ذو الحمل الأمامي، يتميز بسرعته.

# $\mathbf{M}$

# Master slave flip flop

قلاب مكون من ماسكين، الأول هو السيد master والثاني هو العبد slave. وهذه أحد طرق الحصول على قلاب حساس لأحد حواف نبضة التزامن.

# **Medium Scale Integration, MSI**

التكامل المتوسط، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة المكونات من ١٠٠٠ حتى الشريحة الواحدة.

## Monostable

أحادى الاستقرار، دائرة يستقر خرجها على حالة واحدة فقط إما الصفر أو الواحد. إذا تغير الخرج فإن ذلك يكون لفترة محددة ثم يرجع تلقائيا لحالة الاستقرار.

# Most significant bit, MSB

البت أو الخانة ذات القيمة العظمى وهى البت الموجودة في أقصى يسار أي رقم ثنائي.

# Multiplexer, MUX

منتقى، دائرة إلكترونية تختار واحد من مداخلها وتضعه على الخرج تبعا لتتابع معين.

#### **Multivibrator**

مذبذب، دائرة يتذبذب خرجها بين الواحد والصفر ولا تستقر على أى واحدة من هذه الحالات

# N

#### NAND gate

بوابة ناند NAND، بوابة آند متبوعة بعاكس، يكون خرجها يساوى صفر في حالة واحدة فقط وهي عندما يكون جميع مداخلها تساوى وحايد.

#### **Nibble**

٤ بتات نصف بايت

#### **Nonvolatile**

غير متطاير، تعبير يطلق على نوع من الذاكرة لا تققد محتوياتها بانقطاع القدرة مثل ذاكرة القراءة فقط ROM.

#### **NOR** gate

بوابة نور NOR، بوابة أور متبوعة بعاكس، يكون خرجها واحد فى حالة واحدة فقط وهى عندما تكون جميع مداخلها أصفارا.

#### **NOT** gate

بوابة NOT، بوابة عكس. هي بوابة يكون خرجها عكس دخلها.

#### Octal

ثماني، نظام العد الثماني الذي قاعدته ٨.

#### One shot

أحادى النبضة، أحادى الاستقرار دائرة عند إثارتها تعطى نبضة واحدة فقط على الخرج

## **Open collector**

يتم أخذ خرج الدائرة المنطقية من خلال ترانزستور مفتوح المجمع. تستخدم هذه الطريقة مع الدوائر ذات الأحمال العالية.

## **OR** gate

بوابة أور OR، بوابة "أو". بوابة منطقية يكون خرجها صفر فى حالة واحدة فقط وهى عندما تكون كل الدخول أصفارا.

#### **Oscillator**

مذبذب، مولد إشارة دائرة تعطى على خرجها موجة متكررة باستخدم نظام تغذية مرتدة في تصميمها

# Output

خرج دائرة معينة أو نظام معين.

#### **Overflow**

فيضان، يحدث في عملية الجمع عندما يزداد عدد بتات الناتج عن عدد بتات أي واحد من العددين المجموعين وبالذات مع الأرقام ذات الإشارة حيث يطغى الحمل من الخانة الأخيرة على خانة الإشارة.

# P

## **Parallel**

التوازى، ويعنى خروج مجموعة من البيانات على مجموعة من الخطوط في نفس الوقت.

## **Potentiometer**

مقسم جهد ويكون في العادة من خلال مقاومة

## **Power dissipation**

الطاقة المهدرة، وهي حاصل ضرب تيار مصدر القدرة في جهد مصدر القدرة الذي يغذي أي دائرة أو شريحة إلكترونية.

## **Preset**

جعل الخرج يساوى واحد قبل التشغيل بطريقة غير توافقية لا تعتمد على نبضات التزامن.

#### **Priority encoder**

مشفر مع الأولوية، مشفر يعطى شفرة الدخل ذو الأولوية الأعلى فى حالة تنشيط أكثر من دخل فى نفس الوقت.

## **Product Of Sums, POS**

مضروب المجاميع، طريقة لعرض التعبيرات المنطقية في صورة عملية آند AND على كميات كل منها عبارة عن أور OR لمجموعة متغيرات.

# **Propagation**

انتشار، Propagation delay زمن التأخير الناتج عن انتشار الإشارة أو وصول الإشارة من دخل أي دائرة حتى خرجها.

#### **Pulse**

نبضة، تغير مفاجىء فى قيمة الجهد أو التيار من مستوى لأخر ثم إلى نفس المستوى مرة أخرى فى زمن صغير.

# **Pull up resistor**

مقاومة توصل بين نقطة معينة ومصدر القدرة لضمان أن جهد هذه النقطة سيكون واحد (عالى) عندما تكون غير نشطة. مثل توصيل مقاومة على أى خرج من خلال المجمع مفتوح.

# R

# Random Access Memory, RAM

ذاكرة الاتصال العشوائي، يمكن القراءة أو الكتابة في أي مكان فيها وليس بالضرورة أن يكون بالتتابع. يطلق هذا الاسم بطريق الخطأ على ذاكرة الكتابة والقراءة.

# Read

القراءة، عملية استدعاء البيانات من الذاكرة.

#### **Register**

مسجل، دائرة إلكترونية رقمية قادرة على تخزين بيانات وإزاحتها.

#### Reset

تصفير، جعل الخرج يساوى صفر. عودة للوضع الأصلى.

#### Ring counter

عداد دوار. عبارة عن مسجل إزاحة تم توصيل خرجه من أقصى اليمين كدخل من اليسار ولابد من تسجيل حالة ابتدائية على العداد قبل السماح بدور إنها مع نبضات التزامن.

#### **Ripple**

تموجى، Ripple carry adder المجمع ذو الحمل التموجى، Ripple counter العداد التموجى.

#### Rise time

زمن الارتفاع، الزمن اللازم لكى تتغير إشارة من ١٠ الله ٩٠ % من قيمتها .

## Reliable

موثوق به، يمكن الاعتماد عليه، reliability هي معامل الثقة.

#### Remainder

الباقي، من عملية القسمة.

## Resistance

مقاومة.

#### **Resistance network**

شبكة مقاومات مجموعة من المقاومات داخل غلاف واحد موصلة مع بعضها بطريقة معينة

# R-S flip flop

قلاب له دخلان R و S محظور فيه أن يكون كل منهما يساوى واحد فى نفس الوقت وإلا فإن خواص القلاب تفقد حيث يكون الخرج فى هذه الحالة غير مرغوب فيه.

# S

# **Sequential circuit**

دائرة تتابعية، دائرة منطقية يعتمد خرجها على تتابعات زمنية معينة. تحتوى عناصر ذاكرة. لذلك فالخرج يعتمد على الدخل الحالى والخرج في لحظات سابقة. تعتمد في تشغيلها على نبضات تزامن. من أمثلة هذه النظم العدادات ومسجلات الإزاحة.

#### **Serial**

تتابعي، تتابع بيانات أو نبضات على نفس الخط في أرمنة متتابعة.

#### Set

جعل الخرج يساوى واحد، وضع الخرج فى حالة معينة، عكس reset.

# Set up time

زمن الاستقرار، وهو الفترة الزمنية التي يجب أن يظل الدخل فيها مستقرا قبل تطبيق الحافة المؤثرة لنبضة التزامن، وإلا فإن الخرج لا يتغير لقيمة مستقرة.

#### Shift register

مسجل الإزاحة. دائرة منطقية يمكن تسجيل بيانات بها ثم إجراء إزاحة أو دوران على هذه البيانات.

#### Sign

الإشارة، وهي إشارة الرقم التي تكون سالبة أو موجبة.

#### Sign bit

خانة الإشارة . في العادة تكون البت في أقصى يسار الرقم. تكون واحد إذا كان الرقم سالب، وصفر إذا كان الرقم موجب.

#### **Small Scale Integration, SSI**

التكامل الصغير، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة الكونات أقل من ١٠٠٠ ترانز ستور.

## **Speed Power product**

حاصل ضرب السرعة فى الطاقة المهدرة، ويستخدم كمعامل لقياس أداء الشرائح والدوائر الإلكترونية الرقمية.

## S-R flip flop

إطلاق، نبضة تعطى لبدء التغيير في قيمة الخرج لدائرة رقمية تبعا لدخلها.

# Tristate logic

المنطق الثلاثي، دائرة منطقية لها الحالتان المنطقية المنطقية المنطقية، بالإضافة لحالة ثالثة يكون الخرج فيها مقاومة عالية أو مفتوح.

## Truth table

جدول الحقيقة، يبين الخرج عند جميع الاحتمالات الممكنة للدخل في الدوائر الرقمية.

TTL, Transistor Transistor Logic أحد تكنولوجيات تصنيع الشرائح الإلكترونية باستخدام الترانزستور ثنائى القطبية. تتميز بأن جهد الواحد المنطقى ٥ فولت والصفر المنطقى هو صفر فولت.

# U

# Ultra large scale Integration, ULSI

التكامل المتناهى، درجة من التعقيد فى تصنيع الشرائح الإلكترونية حيث تبلغ كثافة المكونات أكثر من مليون ترانزستور على الشريحة الواحدة.

# **Universal gate**

بوابة عامة. بوابات تتميز بأنه يمكن بناء نظام الكتروني كامل باستخدام هذا النوع من البوابات فقط. مثال ذلك بوابة الناند NAND وبوابة النور NOR.

## Universal shift register

مسجل إزاحة عام، بخطوط تحكم معينة يمكن الإزاحة من اليمين لليسار أو العكس، ويمكن إدخال البيانات توازى وإخراجها توالى أو العكس، كما يمكن إجراء عمليات الدوران المختلفة.

#### **Up/down counter**

عداد تصاعدى تنازلى، بخط تحكم يمكن جعل العداد يعد تصاعديا أو تنازليا.

# V

## Very Large Scale Integration, VLSI

التكامل العالى جدا، درجة من التعقيد في تصنيع الشرائح الإلكترونية حيث تبلغ كثافة المكونات من ١٠٠٠٠٠ حتى مليون ترانزستور على الشريحة الواحدة.

#### Volatile

متطاير، تعبير يطلق على الذاكرة التى تفقد محتوياتها بانقطاع مصدر القدرة. مثل ذاكرة القراءة والكتابة RAM.

# X

**XOR** gate

قلاب له دخلان R و S محظور فيه أن يكون كل منهما يساوى واحد فى نفس الوقت وإلا فإن خواص القلاب تفقد حيث يكون الخرج فى هذه الحالة غير مرغوب فيه.

# Stage

مرحلة، مثلا مرحلة من مراحل عداد أو مسجل إزاحة وتكون عبارة عن قلاب في هذه الحالة.

# Static Memory, SRAM

ذاكرة استاتيكية، وحدة بناؤها هي القلاب ولا تحتاج لإنعاش بياناتها مثل الذاكرة الديناميكية.

## **Strobe**

طرف فى بعض الدوائر المنطقية، عندما يكون نشط يتغير الخرج تبعا لحالة الدخل، وعندما يكون غير نشط فإن الخرج لا يرى الدخل.

#### **Subtractor**

طارح، دائرة تقوم بعملية الطرح الثنائي على رقمين مدخلين إليها.

## **Sum Of Products, SOP**

مجموع المضاريب، طريقة لعرض التعبيرات المنطقية في صورة عملية أور OR على كميات كل منها عبارة عن آند AND لمجموعة متغيرات. Synchronous

توافقى، أو متزامن، أى يتغير بالتوافق مع نبضات تزامن معينة. من أمثلة ذلك العداد التوافقي.

# T

#### **Terminal Count, TC**

العدة الطرفية (النهائية)، الحالة النهائية للعداد. مثل الرقم ٩ في العداد العشرى التصاعدي.

#### **Timer**

مؤقت، دائرة توقيت.

## **Timing diagram**

المخطط الزمنى، مخطط يبين العلاقة بين مقدار الإشارة والزمن وبالذات حينما يكون هناك أكثر من إشارة ويتم رسمها كلها مع الزمن فى نفس المخطط حتى تظهر العلاقة بينها.

## T flip flop

قلاب له دخل واحد اسمه T حیث ینعکس الخرج مع کل نبضة تزامن إذا کان هذا الدخل واحد. وإذا کان هذا الدخل صفر فلا یتغیر الخرج.

# **Toggle**

يعكس، إذا كان الخرج صفر يصبح واحد، وإذا كان واحد يصبح صفر.

## **Trailing edge**

الحافة الثانية لأي نبضة

## **Trigger**

بوابة إكس أور، تعطى واحد فى حالة اختلاف الدخلين وصفر فى حالة تساويهما.

# **XNOR** gate

بوابة إكس نور، عكس البوابة إكس أور.

# W

# Word

كلمة، ١٦ بت، أو ٢ بايت. وحدة من وحدات تخزين البيانات الرقمية.

# Write

الكتابة، عملية تخزين البيانات في الذاكرة.